반도체 산업: RCA 기술 이전에서 질화 갈륨과 양자 패키징까지, 50년 재료 혁명

동일 와트 수의 Si vs GaN USB-C 충전기 크기 비교. Photo: 4300streetcar, 2025-12-25. License via Wikimedia Commons.

30초 개관: TSMC는 2025년 4분기 가오슝 Fab 22에서 2나노미터 양산을 시작해 세계를 2-3세대 앞서갔다¹. 그러나 이야기는 트랜지스터를 점점 더 작게 만드는 데서 끝나지 않는다. 당신의 가방 속 고속 충전기에는 질화 갈륨(GaN)이 들어 있고, 글로벌웨이퍼스는 중리에서 8인치 탄화 규소(SiC) 웨이퍼를 만들며, NVIDIA의 Blackwell GPU는 TSMC의 CoWoS 패키징에 의존해 데이터센터로 들어간다. 1973년 공업기술연구원(ITRI)이 450만 달러를 들여 RCA에서 기술을 사온 일²부터 2026년 중앙연구원 20큐비트 초전도 양자 칩의 온라인 연결³까지, 타이완이 걸어온 길은 밴드갭 물리학에서 원자층 증착, 위상 양자비트에 이르는 재료과학의 긴 강이었다. 호국신산은 50년의 파운드리 경험에 기대고 있지만, 양자 시대의 파운드리 지위는 아직 타이완이 확보하지 못했다.

1985년 어느 오후, 정무위원 리궈딩은 행정원에서 막 타이완으로 돌아와 공업기술연구원 원장에 취임한 장중머우를 찾아갔다. 리궈딩은 단도직입적으로 말했다. “우리는 초대규모 집적회로 제조 회사를 만들고 싶습니다. 당신이 맡아 주십시오.”

장중머우는 잠시 얼어붙었다. 그는 자신이 그저 원장으로 온 줄 알았지만, 2주 뒤 한 번도 시험된 적 없는 비즈니스 모델의 회사를 창업하는 일에 끌려 들어갔다.

이 대화는 세계를 바꾸었다. 그러나 40년 뒤 돌아보면, 그 “세계”는 그날 오후의 상상보다 훨씬 두꺼웠다. 그것은 당신 휴대전화 옆에 놓인 손가락 두 마디만 한 65와트 고속 충전기, NVIDIA가 데이터센터에서 소비하는 Blackwell GPU 하나하나, 그리고 중앙연구원 실험실에서 절대영도에 가까운 온도까지 내려가야 깨어나는 큐비트까지 포함한다.

1987년의 파운드리 베팅

신주과학단지 TSMC Fab 5 공장, 2010년. Photo: Peellden. License via Wikimedia Commons.

이야기는 더 이른 시점에서 시작해야 한다. 1973년 공업기술연구원은 450만 달러를 들여 미국 RCA의 집적회로 기술을 사들이고, 엔지니어 19명을 미국으로 보내 훈련을 받게 했다². 당시 누구도 이 “수업료”가 타이완 반도체 왕국의 첫 주춧돌이 되리라고 생각하지 못했다. 1980년 공업기술연구원의 기술 이전으로 유나이티드마이크로일렉트로닉스(UMC)가 설립되면서 타이완에는 첫 반도체 회사가 생겼다. 그러나 리궈딩은 만족하지 않았다. UMC는 규모가 너무 작았고, 기술은 국제 수준을 따라가지 못했다. 타이완에는 더 큰 돌파구가 필요했다.

1987년 2월 21일, 장중머우는 신주과학단지에 타이완적체전로제조주식회사, 곧 TSMC를 설립하고 전례 없는 비즈니스 모델을 열었다. 순수 파운드리였다.

이 발상은 당시에는 미친 소리처럼 들렸다. 전 세계 반도체 회사는 모두 설계에서 제조까지 수직통합 방식으로 움직였다. 설계는 하지 않고 제조만 한다는 것이 어떻게 가능하단 말인가. 고객이 가장 기밀인 설계도를 당신에게 맡기겠는가.

장중머우의 논리는 단순했다. 반도체 산업은 갈수록 복잡해지고 있으며, 설계와 제조는 완전히 다른 두 전문 영역이다. 모든 것을 하다가 어느 것도 정교하게 하지 못하느니, 한 가지 일에 집중해 칩 제조를 세계 최고로 만들자는 것이었다.

TSMC 창립 초기의 지분 구조는 정교했다. 정부 투자 48.3%, 민간 투자 24.2%, 네덜란드 필립스 지분 27.6%였다⁴. 필립스의 참여는 결정적이었다. 당시 반도체 산업은 미국과 일본이 독점하고 있었고, 유럽은 대체 공급자가 절실했다. 필립스는 투자에 그치지 않고 자사의 칩 주문을 TSMC에 맡기며 첫 주요 고객이 되었다.

파운드리 모델은 반도체 산업의 대분업을 촉발했다. IC 설계 회사는 칩 설계에 집중하고(퀄컴, NVIDIA, 미디어텍), 파운드리는 제조에 집중하며(TSMC, UMC, 글로벌파운드리스), 패키징·테스트 업체는 후공정을 맡았다(ASE, SPIL). 과거에는 인텔이나 IBM 같은 거대 기업만 천문학적 투자가 필요한 웨이퍼 공장을 감당할 수 있었지만, 이제 좋은 아이디어가 있는 어느 스타트업이라도 칩을 설계한 뒤 TSMC에 제조를 맡길 수 있게 되었다.

파운드리 모델의 핵심은 신뢰다. 고객은 TSMC가 자신의 설계를 훔치지 않고, 영업비밀을 누설하지 않으며, 자신과 경쟁하지 않을 것이라고 믿어야 한다. TSMC는 네 가지 원칙의 “신뢰 규칙”을 세웠다. 기술 중립, 곧 절대 자체 칩을 설계하지 않는다는 것. 고객 평등, 곧 모든 고객이 같은 기술과 서비스를 누린다는 것. 최고 수준의 비밀유지협정. 그리고 공정한 생산능력 배분이다. 이 규칙은 거의 40년 동안 집행되었고, 한 번도 예외를 두지 않았다.

📝 큐레이터 노트: 1987년의 타이완에서, 공업기술연구원이 RCA로 보냈던 엔지니어 19명은 막 40대 초반이 되어 있었다. 그들이 배운 것은 미국인의 1960년대 실리콘 공정이었고, 당시 누구도 자신들이 30년 뒤 세계 패키징 기술의 발주자가 되리라고 예상하지 못했다. TSMC가 자체 칩을 설계하지 않기로 한 이 “자발적 거세” 조항은 훗날 젠슨 황, 팀 쿡, 리사 수가 떠날 수 없는 결속으로 바뀌었다. 파운드리 모델의 위대함은 무엇을 했는가가 아니라 무엇을 하지 않기로 선택했는가에 있다. 원류를 더 거슬러 올라가면 1947년 벨연구소의 트랜지스터 발명, 1958년 텍사스 인스트루먼트와 페어차일드의 집적회로 구현, 1949년 국민정부의 타이완 이전과 함께 들어온 이공계 기술 관료 집단, 곧 훗날 공업기술연구원의 골간이 있었다. RCA의 450만 달러는 출발점이 아니라 이어받은 바통이었다.

린번젠과 ASML: 물속 노광에 건 두 어린 회사의 내기

파운드리는 TSMC만의 이야기가 아니다. 독자 @malathrone_21k_running은 댓글란에서 이 핵심 역사선을 보탰다. TSMC와 필립스의 혈통을 공유하는 또 다른 회사가 ASML이다. 1984년 네덜란드 필립스에서 분리된 노광 장비 회사로, 오늘날 세계 유일의 EUV(extreme ultraviolet) 장비 공급자다. 30년 전 두 회사는 모두 산업 거인들이 눈여겨보지 않던 어린 회사였다⁵.

이 이야기의 핵심에는 린번젠(Burn J. Lin)이라는 타이완 엔지니어가 있다. 그는 1992년부터 IBM Watson 연구소에서 노광 기술을 연구했고, 2000년 타이완으로 돌아와 TSMC 연구개발처장으로 합류했다⁶. 그 시대 노광 장비의 다음 노선을 두고 벌어진 논쟁의 중심에는 157나노미터 심자외선이 있었다. Nikon과 Intel은 이 노선에 베팅했지만, 157nm는 계속 문제를 일으켰다. 플루오린화 칼슘 렌즈의 복굴절, 해당 파장에 대한 박막의 과도한 흡수, 공정 통합의 어려움이 있었다⁷.

린번젠은 2002년 SPIE 광학 학회에서 미친 듯한 아이디어를 제시했다. “193나노미터 광원은 유지하되, 렌즈와 웨이퍼 사이에 물을 채우자.” 물의 굴절률은 1.44이고, 193나노미터 빛은 물속에서 약 134나노미터 해상도에 해당한다. 157nm보다 더 미세하면서도 광원과 렌즈를 바꿀 필요가 없었다⁸.

Nikon은 믿지 않았고, 계속 157nm에 베팅했다. ASML은 기꺼이 걸었다. ASML 역시 본래 어린 회사였고, TSMC처럼 판을 뒤집을 물리적 지렛대를 찾고 있었다. 2003년 ASML은 193nm 침지식(193i) 노광 장비 개발을 시작했고, 2007년 가장 먼저 양산에 들어갔다. 이 기술은 65나노미터 공정부터 오늘날 EUV가 이어받기 전까지 여섯 세대를 버텼다⁸⁹.

“열이 두려워 Nikon은 immersion을 하지 못했고, ASML과 우리는 결국 직접 할 수밖에 없었다.” 이 기술 노선은 Nikon을 노광 장비 왕좌에서 밀어냈다⁹. 30년 전 두 어린 회사가 각자 한 번씩 베팅했고, 오늘날 하나는 세계 유일의 EUV 장비 회사가 되었으며, 다른 하나는 세계 유일의 2나노미터 파운드리가 되었다. 네덜란드 필립스가 뿌린 두 씨앗은 21세기에 같은 무대에 섰다.

50년 재료 계보: 실리콘에서 질화 갈륨, 그리고 토폴로지컬 초전도체까지

2025년의 반도체 전쟁터를 이해하려면, 명확히 설명되지 않은 물리적 흐름을 먼저 이해해야 한다.

실리콘(Si)은 이 흐름의 시작점이다. 그 "밴드 갭"은 1.1 전자볼트(eV)로, 전자가 전도대에서 가전자대로 뛰어넘기 위해 지불해야 하는 최소 에너지 티켓이다. 밴드 갭이 작아서 칩 제작이 용이하지만, 두 가지 한계가 있다. 높은 전압에서는 붕괴되고, 높은 주파수에서는 열이 발생한다. PanSci는 이 한계를 명확히 설명했다. "실리콘 기반의 반도체는 100kHz 이하에서만 작동하며, 100kHz를 넘으면 전환 효율이 급격히 떨어지고 에너지 낭비가 심각해진다."¹⁰

질화 갈륨(GaN)의 밴드 갭은 3.4 eV로, 실리콘의 3배이다. 붕괴 전압 한계는 실리콘의 10배에 달한다. 작동 주파수는 1000kHz까지 올릴 수 있어, 실리콘보다 한 자릿수 높다¹⁰. 이 물리적 숫자는 일상으로 번역된다. 동일한 출력이라면, 질화 갈륨의 변압기 인덕터 코일은 훨씬 작고, 냉각 요구도 낮아진다. 그래서 손바닥 크기의 고속 충전기 헤드가 탄생한 것이다.

탄화 규소(SiC)는 또 다른 방향을 택했다. 밴드 갭은 3.26 eV로 넓은 편이지만, 고온과 고전압에 더 강하다. PanSci는 그 전장에 대해 직접적으로 설명했다. "탄화 규소는 고온과 고전압에서도 안정성이 뛰어나며, 특히 미래 전기차 고속 충전 수요가 늘어나면서 1000볼트 이상의 충전이 필요해지면, 600볼트만 견디는 실리콘 반도체는 부담을 감당하지 못할 것이다. 전기차의 핵심 부품을 차지할 것으로 예상된다."¹⁰

💡 알면 유익 : 반도체의 "밴드 갭"은 그 반도체가 얼마나 높은 전압을 견딜 수 있고, 얼마나 빠르게 작동하며, 얼마나 많은 열을 발생시키는지를 결정한다. 1.1 eV의 실리콘은 50년간 소비자 전자기기의 기반이 되었고, 3.4 eV의 질화 갈륨은 240와트의 스마트폰 고속 충전을 가능하게 했으며, 3.26 eV의 탄화 규소는 800볼트의 전기차 인버터에 진입했다. 다음 단계는 5.5 eV의 다이아몬드 반도체가 될 수도 있다. 이 재료 계보는 "에너지 밀도가 점점 높아지는" 계단과 같다. 대만은 이 계단을 한 단계씩 올라갈 때마다 물리적 한계와 거래를 해야 한다.

다음 단계는 아직 이름이 없다. 다이아몬드(C, 밴드 갭 5.5 eV)나 산화 갈륨(Ga₂O₃, 4.8 eV)일 수도 있고, 완전히 다른 물리적 메커니즘, 예를 들어 토폴로지컬 초전도체(topological superconductor)로 나아갈 수도 있다. 이는 Microsoft가 2025년 2월에 발표한 Majorana 1 양자 프로세서가 택한 경로이다¹¹. 물리가 바뀌면, 전체 산업 체인도 함께 재작성될 것이다.

당신의 고속 충전기 안의 질화 갈륨

렌즈를 당신의 책가방으로 돌려보자.

Nokia 3310의 충전기 출력은 4.56와트였고, 2025년의 고속 충전기는 240와트다. 52배 차이다. PanSci는 이 시간축을 정리한 바 있다. “현재 가장 인기 있는 질화 갈륨 고속 충전기의 출력은 65와트에 이르며, 13배 차이가 난다. 이상적으로는 충전 시간도 13분의 1로 줄어든다.”¹⁰ 더 강력한 사례는 중국 브랜드 realme가 2023년 초 출시한 240와트 초고속 충전 GT Neo5로, 이 배율을 50 이상으로 밀어 올렸다.

이 성장 곡선은 물리적으로 질화 갈륨으로 전환하는 데 기대고 있으며, 구리선 두께와 배터리 부피는 오히려 줄어들었다. 출력을 높이면서 부피를 줄이는 가장 직접적인 방법은 작동 주파수를 높이는 것이다. 그러나 “실리콘을 재료로 한 반도체의 작동 주파수 한계는 100k 이하”¹⁰이고, 이것이 PanSci가 말한 “실리콘의 한계”다. 질화 갈륨은 작동 주파수를 1MHz 이상으로 끌어올리고, 변압기와 인덕터를 동시에 축소시킨다. 그 결과 충전기 전체가 주머니 안에 들어갈 수 있다.

문제는 타이완의 고속 충전 시장이 막 폭발하려던 때 TSMC가 한 가지 결정을 발표했다는 점이다. 2027년 7월 GaN 파운드리에서 철수한다는 것이었다¹².

이 결정의 배경에는 두 압력이 있었다. 첫째, 중국 GaN 업체들, 곧 화룬마이크로, 스란마이크로, 르넝 등이 대규모로 생산능력을 늘리며 파운드리 가격을 TSMC가 맡고 싶지 않은 수준까지 눌렀다. 둘째, AI 칩의 이윤이 너무 매력적이어서 TSMC는 GaN 공장을 첨단 패키징(CoWoS) 생산라인으로 개조하고 싶어 했다. 기술 라이선스는 뱅가드 인터내셔널 세미컨덕터(VIS)와 GlobalFoundries에 넘어갔고, 타이완 GaN 파운드리의 짐은 윈세미(3163)와 AWSC(8086)처럼 10년 전부터 베팅해 온 업체들이 맡게 되었다¹².

⚠️ 논쟁적 관점: TSMC의 GaN 파운드리 철수를 두고 외부에서는 두 가지 해석이 나온다. 한쪽은 이것이 “생산능력을 AI에 남겨두는” 합리적 선택이라고 본다. 3나노미터 웨이퍼 한 장의 이윤이 6인치 GaN보다 20배 이상 높다면, 생산능력 배분은 당연히 수익률이 높은 쪽으로 가야 한다는 것이다. 다른 쪽은 의문을 제기한다. 타이완이 GaN을 내려놓는 것은 소비자 전자제품, 곧 휴대전화, 노트북, 충전기의 차세대 기반을 중국 업체에 그대로 넘기는 것과 같지 않은가. 실리콘 방패의 “방패”는 AI 쪽 그 한 조각만 남는 것인가. 두 입장의 차이는 여기에 있다. 호국신산의 가치를 “대체 불가능한 최첨단 공정”으로 보는가, 아니면 “전체 공급망의 완결된 클러스터”로 보는가.

TSMC든 웨이퍼 대기업 글로벌웨이퍼스든, 국내외 각 반도체 대기업은 이미 이 열차에 올라탔다¹⁰. 그러나 어느 객차에 타느냐는 또 다른 문제다.

글로벌웨이퍼스의 8인치 SiC 웨이퍼

질화 갈륨이 휴대전화 고속 충전의 이야기라면, 탄화 규소는 전기차의 이야기다.

타이완의 이 SiC 라인에서 핵심 업체는 TSMC가 아니라 글로벌웨이퍼스(GlobalWafers)다. 2024년 글로벌웨이퍼스의 6인치 SiC 웨이퍼 월 생산능력은 약 2만 장까지 올라갔고, 자체 개발 결정 성장로는 3대에서 20대로 늘어났으며, 수율은 50%를 넘어섰다¹³. 2025년에는 8인치 SiC 웨이퍼를 양산한다. 타이완 최초다.

글로벌웨이퍼스 CEO 쉬슈란은 늘 직설적으로 말한다. “Sino-American Silicon Products 그룹은 ‘가상 IDM 그룹’을 구성해 향후 5년의 탄화 규소 수요를 겨냥한다. 우리는 아주 빠르게 따라잡고 있다.”¹³ 전략은 모회사 Sino-American Silicon Products 산하의 결정 성장(글로벌웨이퍼스), 에피택시(Actron), 모듈(Hong Yang Semiconductor)을 하나의 사슬로 묶는 것이다.

그러나 SiC는 직선으로만 올라가는 이야기가 아니다. 2025년 하반기 중국 SiC 업체들, 곧 Sanan Optoelectronics와 TanKeBlue 등이 미친 듯이 생산능력을 늘리면서 전 세계 공급 과잉이 발생했고, 글로벌웨이퍼스의 6인치와 8인치 SiC 생산능력 이용률은 한때 50% 아래로 떨어졌다¹⁴. 이는 2023년 PanSci 기사가 낙관적으로 예측했던 “전기차 수요가 이어받는다”는 시나리오에 저점을 하나 더한 것이다.

회복의 신호는 NVIDIA에서 왔다. 소문에 따르면 NVIDIA의 차세대 Rubin GPU 플랫폼은 인터포저에 SiC를 채택하고, 800볼트 고전압 직류 데이터센터 구조와 결합해 2027년 전면 양산에 들어간다¹⁴. 이 소문이 사실이라면 글로벌웨이퍼스의 8인치 SiC 생산능력은 전기차에서 AI 데이터센터로 연결되고, 전체 이야기는 다시 불이 붙는다.

📝 큐레이터 노트: 질화 갈륨과 탄화 규소는 흔히 “3세대 반도체”로 함께 불린다. 그러나 이 분류가 타이완 산업에서 갖는 의미는 “차세대 재료”라는 표지에 그치지 않는다. 그것은 타이완 반도체가 처음으로 TSMC를 우회해도 완결된 공급망을 가질 수 있는 영역을 뜻한다. 글로벌웨이퍼스의 결정 성장, Epistar 계열의 제조, 윈세미의 패키징, AWSC의 설계. 호국신산 바깥에는 훨씬 조용하지만 독립적인 “3세대 산봉우리”가 자라고 있다.

젠슨 황과 CoWoS+의 결속

AI 전장으로 돌아가자.

NVIDIA의 H100 GPU는 TSMC 4나노미터 공정에 CoWoS-S 패키징을 더해 HBM3 고대역폭 메모리를 통합한다. Blackwell B200은 CoWoS-L로 업그레이드되어 Blackwell GPU 두 개와 Grace CPU 하나를 통합하며, AI 훈련 속도는 H100보다 4배 빠르다¹⁵. 그다음 세대 Rubin은 2026년 출시가 예상된다.

각 세대 GPU의 핵심은 “첨단 공정 + 첨단 패키징”이라는 쌍발 엔진이다. 공정은 트랜지스터를 점점 더 작게 만들고, 패키징은 서로 다른 다이(die)를 점점 더 가까이 쌓는다. PanSci는 이를 타이완 9번 국도와 쉐산 터널의 대비로 설명했다. “전통 패키징은 구불구불한 타이완 9번 국도를 지나야 하지만, 첨단 패키징은 굽은 길을 곧게 잘라 두 지역을 잇는 쉐산 터널을 뚫어 데이터 왕래를 더욱 편리하고 빠르게 만든다.”¹⁶

CoWoS(Chip-on-Wafer-on-Substrate)의 핵심은 “실리콘 관통전극”(through-silicon via, TSV)이다. 서로 다른 다이를 쌓고, 수직의 미세 통로로 실리콘 기판을 관통시켜 원래 분리되어 있던 두 회로를 입체적으로 연결한다. PanSci는 이를 직설적으로 묘사했다. “3차원 적층은 C 칩을 A 칩 위에 놓을 수 있게 하며, 실리콘 관통전극 기술로 얇아진 실리콘 기판을 뚫고 초고밀도의 수직 연결선으로 두 회로를 잇는다. 두 회로의 거리는 이제 하늘 끝과 땅 끝에서 지척으로 바뀐다.”¹⁶

생산능력 수치는 더 강렬하다. TSMC의 CoWoS 월 생산능력은 2024년 말 약 3만 5천 장, 2025년 말 목표 7만 5천 장, 2028년에는 15만 장으로 나아가려 하며, 연평균 성장률은 거의 80%다¹⁷. NVIDIA는 2027년까지 TSMC의 CoWoS 생산능력을 사실상 예약했고, 모든 칩은 TSMC의 어느 공장에서 생산되든, 애리조나를 포함해도, 마지막에는 타이완으로 돌아와 CoWoS 패키징을 거쳐야 한다¹⁷.

이것이 젠슨 황과 TSMC의 양두 독점이다. NVIDIA는 설계 쪽에서, TSMC는 제조와 패키징 쪽에서 AI 데이터센터의 핵심 지점을 함께 틀어쥐고 있다.

2024년 6월 2일, 젠슨 황은 국립타이완대학교 체육관에서 열린 Computex 기조연설에서 이 결속을 전 세계에 공개적으로 설명했다. 슬라이드에는 Blackwell과 Rubin 로드맵이 올라왔지만, 모든 장면 뒤에는 TSMC의 CoWoS 생산라인이 있었다.

NVIDIA 공식 채널: 젠슨 황이 2024년 6월 2일 국립타이완대학교 체육관에서 진행한 Computex 기조연설 “The Era of AI”. 두 시간 동안 그는 Blackwell GPU, NVLink, Spectrum-X를 한 장 한 장 펼쳐 보였다. 그러나 각 슬라이드의 물리적 현장은 모두 신주 바오산에 있다. “TSMC 없이는 NVIDIA도 없다”는 말을 그는 입 밖에 내지 않았지만, 모든 생산능력 도표가 그렇게 말하고 있었다.

3D 패키징의 물리적 대가도 작지 않다. PanSci는 난점을 짚었다. “첨단 패키징은 베어 다이의 평탄도와 칩 정렬에 대한 요구가 매우 높다. 적층할 때 접점 하나라도 제대로 연결되지 않으면 수율 손실이 발생한다. 게다가 집적회로는 연산 시 에너지 손실로 온도가 상승하는데, 첨단 패키징은 베어 다이 사이의 거리를 좁혀 열전도가 서로 영향을 주게 만들고, 모두가 서로를 데우면서 방열을 더욱 어렵게 한다.”¹⁶

다음 단계는 SoIC(System on Integrated Chips)와 SoW-X(System on Wafer)다. SoIC는 “진정한 3D”로, 웨이퍼와 웨이퍼를 범프 없이 직접 적층한다. SoW-X는 2027년 양산이 예상되며, 마스크 크기는 현행 CoWoS의 9.5배이고, 16개 이상의 대형 연산 칩을 통합하며, 연산 능력은 기존 CoWoS보다 40배 높다¹⁷. AI 칩이 점점 더 커질수록 TSMC의 패키징 생산라인은 작은 공장들의 집합처럼 변한다.

ALD: 원자 한 층씩 자라나다

실리콘 웨이퍼 샘플 전시, 2017년. Photo: ArticCynda. License via Wikimedia Commons

3나노미터, 2나노미터, 1.6나노미터. 이 숫자들 뒤에는 조용하지만 핵심적인 제조 기술이 있다: 원자층 증착(Atomic Layer Deposition, ALD).

ALD는 핀란드에서 발명되었지만, 오늘날 타이완의 모든 고급 공정 웨이퍼에서 피할 수 없는 핵심 단계가 되었다.

이야기는 핀란드에서 시작된다. 1974년, 재료학자 투오모 손톨라(Tuomo Suntola)는 핀란드의 Instrumentarium Oy 회사에서 ALD 기술 개발에 착수했다. 1977년 기술이 완성되었고, 산업 전시회에서 처음으로 공개되었다¹⁸. 당시 이 기술은 전계 발광 디스플레이를 만들기 위한 것이었고, 손톨라도 30년 후 이 기술이 나노 공정의 핵심이 될 것이라고는 상상하지 못했다. 1999년, 그는 ALD 기술을 네덜란드의 반도체 장비 회사 ASM에 팔았다. 오늘날 ASM은 ALD 시장에서 55% 이상의 점유율을 차지하고 있다¹⁸.

PanSci는 ALD의 원리를 매우 명확하게 설명한다: "원자층 증착은 개선된 화학기상증착 기술로, 증착 과정을 두 단계로 나눈다. 먼저, 첫 번째 전구체를 주입하여 기판 표면과 반응시킨다⋯⋯ 표면이 포화되면, 두 번째 전구체를 주입하여 이미 부착된 전구체와 반응시켜 목표 물질을 형성하고, 이로써 박막 공정을 완료한다."¹⁸ 두 전구체가 번갈아 주입되며, 매 사이클마다 원자 한 층 두께의 박막이 자라난다.

이 일이 왜 중요한가? 2나노미터 공정의 트랜지스터 게이트(gate) 두께는 수 개의 원자에 불과하며, 게이트 절연층은 원자 수준의 평탄함과 두께 제어가 필요하다. 전통적인 화학기상증착(CVD)은 불가능하고, 물리기상증착(PVD)도 불가능하다. ALD만이 "층층이 자라나게 하는" 기술이다. TSMC의 모든 고급 공정 웨이퍼 공장에는 ASM의 ALD 장비가 설치되어 있다. 네덜란드 장비, 핀란드 기술, 타이완 공정이 결합된 이 공급망은 2나노미터가 양산 가능한 물리적 기반을 제공한다.

💡 알면 유익한 사실: 2나노미터 공정의 가장 작은 특성 크기는 약 20개의 실리콘 원자가 나란히 놓인 너비이다. 만약 실리콘 원자를 탁구공 크기로 확대한다면, 2나노미터 트랜지스터는 약 탁구 테이블 길이에 해당한다. ALD의 역할은 이 테이블 위에 "한 공씩" 절연 물질을 채우는 것이다.

ASM은 타이완 증권 시장에 상장되어 있지 않지만, 그가 보유한 모든 12인치 ALD 장비의 최대 고객은 타이완에 있다. 이 공급망은 보이지 않지만 필수적이다. TSMC의 2나노미터가 양산에 차질을 빚는다면, ALD 장비를 대체할 세계 제2의 공장은 존재하지 않는다.

2nm 이후는 양자

에미(angstrom, 1 나노미터 = 10 에미) 단위 이후의 이야기는, 타이완이 아직 쓰지 않은 부분이다.

2025년 4분기, 타이완 가오슝 Fab 22에서 2나노미터 양산이 시작되었고, 신주 보산 Fab 20도 뒤따라 시작했다¹. 2나노미터는 GAA(Gate-All-Around) 나노시트 구조를 처음 도입하며, 22나노미터부터 3나노미터까지 사용된 핀펫(FinFET) 구조를 버렸다¹⁹. 20개의 실리콘 원자 너비에 불과한 2나노미터는 이미 물리학 이론의 한계에 가까워졌다. 초기 고객은 애플의 A 계열 칩과 NVIDIA의 AI 칩이며, 2나노미터 공정의 생산량은 분기별로 확장되고 있다²⁰.

다음 단계는 1.6나노미터(A16)로, 2026년 4분기에 양산이 시작될 예정이다. 여기서는 「백사이드 파워 딜리버리 네트워크」(Backside Power Delivery Network)가 처음 도입되는데, 타이완이 자체적으로 Super Power Rail이라고 명명했다¹⁹. 동일한 전력 소모 조건에서 N2P 대비 10% 더 빠르고, 동일한 성능을 유지하면서 15-20% 전력을 절약할 수 있다.

하지만 1.6나노미터 이후는 어떻게 될까? 공정 노드가 작아질수록 개발 비용이 급증한다. 28나노미터 개발 비용은 약 10억 달러였고, 7나노미터는 30억, 3나노미터는 100억, 2나노미터는 200억 이상이 예상된다²¹. Moore의 법칙에 따른 지수 곡선은 후반부 개발 비용을 천문학적인 수준으로 끌어올리며, 이는 PanSci가 지적한 「고급 공정 개발의 복잡성과 투자 금액이 지수적으로 증가하며, 투자 대비 수익은 비례하지 않는다」는 점과 일치한다¹⁶.

이에 따라 반도체 업계는 전략을 바꾸고 있다. 수평적 확장에서 수직적 쌓기(3D 패키징)로, 실리콘에서 새로운 소재(GaN/SiC)로, 마지막으로 완전히 다른 계산 물리학으로 전환될 수 있다. 예를 들어, 양자 컴퓨팅으로.

중앙연구원의 시간선은 다음과 같다. 2023년 10월, 5큐비트 초전도 양자 컴퓨터가 개발 완료되었다. 2024년 1월 29일, 차이잉원 총통이 시찰하고 양자 컴퓨터가 공식적으로 인터넷에 연결되었다³. PanSci는 기록했다: 「2024년 1월, 타이완이 독자 개발한 첫 양자 컴퓨터가 중앙연구원에서 탄생했다. 5큐비트에 불과했지만, 이는 타이완이 전 세계 양자 컴퓨터 경쟁에서 한 자리를 차지하는 시작점이었다」²².

2025년 12월에는 20큐비트 초전도 양자 칩이 완성되었고, 2026년 1월에는 공식적으로 연결되어 사용이 시작되었다³. 5큐비트 시대의 15-30마이크로초였던 일관 시간(coherence time T1)이 20큐비트 시대에는 530마이크로초로 증가했다. 일관 시간은 양자 큐비트가 중첩 상태를 유지할 수 있는 시간으로, 이 시간이 길수록 「노이즈가 적고, 더 복잡한 계산이 가능하다」는 의미이다.

2022년 3월, 타이완은 「양자 국가팀」을 공식적으로 창설했다. 5년간 80억 타이완 달러의 예산이 투입되며, 17개 연구팀이 참여한다²³. 경제부는 2026년 4월 「양자 산업 기술 추진 사무소」를 설립하여, 학계의 R&D와 산업계를 연결하는 역할을 맡았다.

공업 기술 연구원(工研院)이 한 일은 특히 흥미롭다. 타이완이 전문으로 하는 미파 IC 설계와 타이완 28나노미터 공정을 활용하여 「양자 큐비트 제어 칩」을 만들었다. 중앙 통신사가 2024년 3월 보도한 바에 따르면, 「타이완의 미파 IC 설계와 타이완 28나노미터 공정을 활용해 4K(-269°C)의 저온 제어 칩 및 모듈을 개발했으며, 제어 장비를 작게 만들어 저온 냉동고 안에 넣어 장비 전체 크기를 40% 줄이고, 케이블을 간소화하여 상업화의 이점을 확보했다. 이 모듈의 전력 소모는 국제 대기업이 발표한 데이터 대비 50% 이상 감소했다」²⁴.

📝 큐레이터 노트: 타이완의 양자 전략은 스스로 양자 큐비트를 만들려는 것이 아니다(이건 IBM, Google, 중앙연구원의 영역). 대신, 제어 회로를 축소하여 희석 냉동기 안에 넣을 수 있도록 하는 것이 핵심이다. 5큐비트에서 20큐비트로, 공업 기술 연구원의 제어 칩은 1큐비트, 2큐비트, 8큐비트를 지원했으며, 2026-2027년에는 20큐비트까지 확장할 예정이다. 타이완의 다음 도약은 양자 시대의 팹(fab)이 되는 것, 즉 양자 우위를 직접 차지하려는 것이 아니라. 하지만 이 제조 역할은 아직 「타이완에게 맡기자」는 못을 박지 않은 상태다.

세 가지 양자 경로: 초전도, 이온 트랩, 토폴로지

양자 컴퓨터는 단 한 가지 경로만 있는 것이 아니다.

초전도 양자 비트(superconducting qubits)는 IBM, Google, 중앙연구원이 선택한 방식이다. 장점은 기존 반도체 팹과 공정이 호환되며(이게 바로 타이완이 기회를 잡을 수 있는 포인트), 조작 속도가 빠르다는 점이다. 단점은 약 -273°C에 가까운 절대 영도(15 mK)의 희석 냉각기 필요성과 잡음이 높다는 것이다. Google은 2019년 53비트의 「Sycamore(梧桐)」를 사용하여 200초 만에 전통적인 슈퍼컴퓨터가 1만 년이 걸리는 작업을 완료하며 양자 우위를 선언했다²⁵.

이온 트랩 양자 비트(trapped ion qubits)는 레이저로 단일 원자를 조작하는 방식이다. PanSci는 이 경로의 차이를 정리했다: 「이온 트랩 기술은 레이저로 단일 원자를 조작하여 계산을 수행하며, 이 기술은 매우 높은 정밀도와 안정성을 제공하지만, 기술 복잡성과 비용 문제에 직면하고 있다」²². 대표적인 기업은 IonQ와 Quantinuum이다. 장점은 정밀도가 높고 안정성이 좋으며 극저온이 필요하지 않다는 점이다. 단점은 조작 속도가 느리고 대량 비트 확장이 어렵다는 것이다.

토폴로지 양자 비트(topological qubits)는 Microsoft가 다음 세대에 베팅한 방식이다. 2025년 2월, Microsoft는 Majorana 1 토폴로지 양자 프로세서를 발표하며 100만 개의 양자 비트까지 확장할 수 있다고 주장했다¹¹. 이론상 토폴로지 양자 비트는 간섭에 강하게 저항할 수 있지만, 이 경로는 가장 초기 단계에 있으며, Majorana 입자의 존재 자체가 물리학적으로 아직 검증 중이다.

이 세 가지 경로는 각각 위험 요소를 가지고 있다. 타이완의 전략은 「어떤 경로가 이겨도 타이완이 공급망의 한 축이 되도록 보장하는 것」이며, 단일 경로에 베팅하지 않는 것이다. 초전도 경로는 타이완반도체 28나노미터 제어 칩에 의존한다. 이온 트랩 경로는 정밀 광학이 필요하며, 이는 타이완의 광전기 산업과 연결된다. 토폴로지 경로가 성공한다면 극단적으로 순도 높은 박막이 필요하며, 다시 ALD(원자층 증착) 기술의 영역으로 돌아간다.

해외 fab은 확장인가, 유출인가

TSMC의 세계화는 2020년대부터 가속되기 시작했다.

미국 애리조나 Fab 21: 1기 4나노미터 공정은 2025년 상반기 양산, 2기 3나노미터/2나노미터는 2027년 하반기 양산, 3기 2나노미터/A16은 2030년 전을 예상한다. 총 자본지출은 약 1650억 달러다²⁶. 그러나 중요한 “하지만”이 있다. 모든 AI 칩의 CoWoS 패키징은 여전히 타이완에서만 진행되며, 애리조나 공장에서 생산된 웨이퍼도 타이완으로 돌아와 패키징을 마쳐야 한다¹⁷.

일본 구마모토 Fab 1: 22-28나노미터 공정으로, 2024년 양산에 들어갔고 Sony, Toyota와 협력한다. 원래 계획된 Fab 2(12-16나노미터)는 진행 상황이 불확실하며, 일부 자원은 애리조나로 재배분되었다.

독일 드레스덴 ESMC(TSMC 지분 40%): 28/22/16/12나노미터 자동차 칩 공장으로, 2025년 하반기 장비 반입, 2027년 양산, 월 생산능력은 약 4만 장이다²⁷.

이 해외 공장들에는 공통된 “N-2 원칙”이 있다. 언제나 타이완 본토보다 두 세대 뒤처진다는 것이다. 타이완 본토가 2나노미터를 만들 때 해외 최첨단은 4나노미터이고, 타이완이 1.6나노미터를 추진할 때 해외는 3나노미터에 도달한다. 이 레드라인은 계약 조항이 아니라 지정학의 공학 윤리에 쓰여 있다.

⚠️ 논쟁적 관점: 해외 fab은 실리콘 방패의 확대인가, 희석인가. 지지자들은 기술은 타이완에 두고 생산능력은 밖으로 넓히는 것이 실리콘 방패를 “하나의 섬”에서 “하나의 사슬”로 바꾸어 탈위험화를 더 철저히 한다고 말한다. 반대자들은 해외 공장 하나를 내보낼 때마다 훈련받은 엔지니어 집단, 양산 SOP 한 세트, 고객 관계 하나가 함께 나간다고 말한다. 30년 뒤 애리조나나 구마모토가 N-2 경계까지 축적되면, “가장 앞선 두 세대”라는 선은 서서히 압축될 수 있다. N-2 원칙은 현재 TSMC의 약속이지 물리 법칙이 아니다.

해외 fab과 동시에 진행되는 것은 “설계 인재의 외부 이동”이다. AI 칩 설계에 필요한 것은 타이완만이 아니다. 실리콘밸리, 텔아비브, 뉴델리도 각자의 설계 센터를 갖고 있다. TSMC의 파운드리 생태계는 “섬 전체의 엔지니어”에서 “전 세계 엔지니어 + 섬 전체의 제조”라는 혼합체로 바뀌고 있다.

환경 비용: 호국신산의 또 다른 면

호국신산에는 무게가 있다.

수자원이 가장 직관적이다. TSMC의 3대 과학단지는 하루 20만 8천 톤이 넘는 물을 소비하며, 환경단체는 2025년 이후 새 공장이 가동되면 용수량이 하루 77만 톤까지 4배 증가할 수 있다고 추산한다²⁸. TSMC의 답은 이렇다. 물 한 방울을 평균 3.5회 사용하고, 회수율은 87%이며, 새 공장의 목표는 90%다. 2024년 신규 절수량은 554만 세제곱미터였다.

전력은 두 번째 문제다. 3나노미터 fab 하나의 연간 전력 소비는 약 21억 킬로와트시로, 타이완 전체 2만 가구의 1년 전력 사용량에 해당한다. 2나노미터와 1.6나노미터의 전력 소비는 계속 올라갈 것이다. TSMC는 2050년 RE100, 곧 100% 재생에너지 달성을 약속했지만, 타이완의 녹색 전력 공급은 반도체 확장 속도를 따라가지 못하고 있다. 이 시간표는 계속 압력 테스트를 받고 있다.

노동시간은 세 번째 문제다. 신주과학단지 엔지니어의 노동시간, 집값, 출산율은 또 다른 글의 주제다. 그러나 재료과학과 마찬가지로 이것 역시 물리 문제다. 인간의 시간과 에너지에도 “밴드갭”이 있으며, 임계값을 넘으면 붕괴한다.

호국신산의 존재는 TSMC의 기술, 정부의 정책, 지정학적 기회뿐 아니라 17만 명의 과학단지 엔지니어, 전체 공급망 업체, 그리고 전기와 물을 쓰는 모든 타이완 주민이 함께 감당하는 비용에도 의존한다.

완전한 생태계: 타이완은 TSMC만이 아니다

타이완 반도체 산업의 경쟁력은 TSMC 단독이 아니라 전체 클러스터에서 나온다. IC 설계 쪽에는 미디어텍(세계 3위권), Novatek, Realtek, Himax가 있다. 웨이퍼 파운드리는 TSMC 외에도 UMC, VIS, PSMC가 있다. 패키징·테스트는 ASE(세계 1위), SPIL, King Yuan Electronics가 후공정을 맡는다. 3세대 반도체는 글로벌웨이퍼스(SiC 결정 성장), Episil, 윈세미(GaN), AWSC가 떠받친다. 메모리는 Nanya Technology와 Winbond가 담당한다. 장비·재료 쪽에서는 Gudeng Precision, Scientech, Topco Scientific 같은 보이지 않는 업체들이 빈자리를 메운다.

칩 하나가 설계에서 완성까지 가는 동안 타이완 안에서 한 바퀴 돌면 끝날 수 있고, 국경을 넘는 운송이 필요 없을 수도 있다. 이런 “짧은 사슬의 우위”는 COVID 기간 전 세계가 목격했고, 이후 모든 기술 거인의 공급망 백서에 들어갔다.

신주과학단지는 1980년에 설립되었고, 40여 년 동안 500개가 넘는 회사와 17만 명의 종사자가 축적되었다. 엔지니어는 TSMC에서 5년 일한 뒤 미디어텍으로 옮겨 칩을 설계하고, 다시 ASE로 옮겨 패키징을 담당할 수 있다. 이런 기업 간 인재 순환은 산업 전체의 기술 수준을 효과적으로 확산시킨다.

경쟁자는 어떤가. 한국의 삼성은 2022-2026년 수직통합 전략에 2300억 달러를 투입하지만, 첨단 공정 수율은 여전히 TSMC에 뒤처진다²¹. 인텔은 10나노미터에서 여러 해 막혔고, 2021년 IDM 2.0을 내세워 설계와 파운드리를 겸하려 했지만, 2025년까지 파운드리 사업은 아직 주요 고객을 확보하지 못했다. 가장 아이러니한 것은 인텔의 일부 자체 고급 칩이 오히려 TSMC에 맡겨지고 있다는 점이다.

양자 분야의 입지는 여전히 비어 있다

Nokia 3310의 충전기 출력은 4.56W였으나, 2025년의 급속 충전기는 240W에 달한다. 무려 52배 차이다. 실리콘이 이 길을 30년 동안 걸어왔다면, 질화갈륨(GaN)은 5년 만에 그 간극을 메웠다.

중앙연구원(Academia Sinica) 양자 실험실의 초전도 양자 칩은 15밀리켈빈(약 -273°C) 환경에서 작동해야 한다. ITRI(공업기술연구원)가 TSMC의 28나노 공정을 이용해 제작한 제어 칩은, 이 극저온에 필요한 '제어 장비의 부피'를 건물 한 채 규모에서 작은 상자 하나 크기로 압축했다. 타이완의 반도체 역량은 양자 컴퓨터의 경계를 조금씩 넓혀가고 있다.

하지만 이 경계가 정확히 어디인지는 아무도 명확히 말하지 못한다. 양자 비트(qubit)의 결맞음 시간(coherence time)이 15마이크로초에서 530마이크로초에 이르렀으나, 이는 시작에 불과하다. 50년 전 RCA가 파견했던 19명의 엔지니어들도 자신들의 1973년이 2025년의 2나노 공정으로 결정될 줄은 몰랐을 것이다.

'국보급 반도체(護國神山)'는 지난 50년간의 파운드리 경험을 바탕으로 현재를 지배했다. 하지만 다음 50년, 양자 시대의 파운드리 입지는 아직 타이완이 차지하지 못했다.

✦ 황런쉰의 Blackwell이 당신 머리 위의 클라우드 추론을 담당하고, 웨이퍼 제조사 GlobalWafers의 SiC 웨이퍼가 집 앞 전기차 충전기에서 열을 내며, 1974년 핀란드에서 만들어진 Sumitomo의 첫 ALD 박막이 스마트폰 칩의 게이트 절연층을 형성한다—반도체는 언제나 재료 계보 전체가 에너지 밴드갭 물리를 따라 한 단계씩 올라가는 과정이며, 이 5내은 단지 TSMC만의 것이 아니다. 다음 단계가 어디인지는 물리학이 알려주겠지만, 그 길을 오를지 말지는 타이완의 선택이다.

---

연관 읽기:

• 타이완 기업: TSMC — 국보급 반도체 기업의 지배구조, 재무 구조, 자본 지출 규모
• 타이완 기업: 미디어텍 — IC 설계 선두주자가 스마트폰 칩과 AI 에지 컴퓨팅에서 입지를 확보하는 방법
• 타이완 기업: ASE 반도체 — 글로벌 1위 OSAT 산업, CoWoS 외의 후공정 생태계
• 창조자: 세기의 도박 — 샤오쥐전(蕭菊貞) 2025 다큐멘터리, 5년간 80명 이상의 반도체 선배들을 인터뷰하여 2026년 Purdue/Wisconsin/Michigan 등 CHIPS Act 투자 요충지를 방문하다
• 우다유(吳大猷) — 1980년대 타이완이 반도체에 매진하던 시기, 중앙연구원 원장으로서 기초 과학의 중요성을 역설하며 타이완 과학 기술 체계의 기틀을 마련하다
• 황충런(黃崇仁) — PSMC/VIS의 창립자, 타사의 공정 라이선스에 의존해 자사 <0xED><0x8C><0xB9>을 세우려 했던 타이완 DRAM의 고군분투기: 시장 점유율이 23.2%에서 6.3%로 하락한, 업계에서 가장 덜 회자되는 이야기
• 타이완 로봇 산업 — 반도체 세계 1위의 섬, 왜 로봇 시대에는 뒤처진 학생인가? NCAIR 출범을 통해 본 산업 단절 현상
• 타이완 주식 및 자본 시장 — 타이완 증시를 202ck년 세계 6위 규모로 떠받치는 공급망 생태계가 자본 시장에 나타나는 방식
• 타이완 텅스텐 공급망 — 육불화텅스텐(WF6)이 컨택 홀과 3D NAND의 선폭을 채우는 과정, 텅스텐 광산은 없지만 재활용 정련을 통해 이 소재 공급망의 중류를 점유한 타이완
• 타이완 AI 아카데미 — AIA가 8년간 양성한 만 명의 AI 엔지니어들이 어떻게 기존 반도체 ICT 체계로 돌아와 타이완의 소프트웨어 역량을 보강할 것인가
• Computex: 세계 3대 IT 전시회 중 두 곳을 확보하고, 남은 하나는 타이베이에서 열린다 — TSMC의 CoWoS와 첨단 공정 기술이 매년 5월 말, 45년 역사의 타이베이 컴퓨텍스에서 글로벌 AI 거물들과 만나는 현장
• 타이완 과학단지 — 신주, 타이난, 타이중의 세 과학단지, 반도체 클러스터의 물리적 기반이자 '실드(Silicon Shield)'의 지리적 중심지

이미지 출처

이 글은 CC / PD 라이선스 이미지 3장을 사용했으며, 원본 서버의 핫링크를 피하기 위해 public/article-images/technology/에 캐시했다.

• Silicon vs GaN 30W USB-C chargers — Photo: 4300streetcar, 2025-12-25, CC BY 4.0, Wikimedia Commons file Silicon_vs_GaN_30W_USB-C_chargers.jpg
• TSMC Fab 5 Hsinchu — Photo: Peellden, 2010-09-05, CC BY-SA 3.0, Wikimedia Commons file TSMC_Fab5.JPG
• Silicon wafers museum display — Photo: ArticCynda, 2017-10-23, CC0 public domain, Wikimedia Commons file Silicon_wafers.jpg

참고 자료

1. Focus Taiwan 2025/12/30 — TSMC 2nm production — TSMC 2나노미터 양산은 가오슝 Fab 22를 우선 공장으로 삼고, 신주 바오산 Fab 20이 뒤따른다↩
2. 天下雜誌 — 李國鼎與台積電誕生 — 1987년 장중머우가 TSMC를 창립하고 “순수 파운드리” 모델을 확립해 세계 반도체 산업 분업의 기반을 놓았다. 1973년 RCA 기술 이전 450만 달러의 배경도 포함한다↩
3. 中央研究院 — 20 位元超導量子晶片公告 — 중앙연구원은 2025년 12월 20큐비트 초전도 양자 칩을 완성했고, 2026년 1월 29일 온라인 연결을 발표했다. 결맞음 시간 T1은 530마이크로초에 달했다↩
4. Semiwiki — How Philips Saved TSMC — Semiwiki의 고증에 따르면 필립스 지분율은 27.6%이며, TSMC 창립 초기 기술과 고객을 제공한 핵심 주주였다↩
5. Wikipedia — ASML Holding — ASML은 1984년 4월 1일 네덜란드 필립스(Philips)와 ASM International(ASMI)의 50/50 합작으로 ASM Lithography라는 이름으로 설립되었다. 1995년 주식 상장 이후 ASMI가 철수했고, 오늘날 ASML은 세계 유일의 EUV 노광 장비 공급자다↩
6. Wikipedia — Burn-Jeng Lin — 린번젠은 1942년 베트남에서 태어났고, 1970년대부터 IBM Watson 연구소에서 노광 기술을 연구했으며, 2000년 타이완으로 돌아와 TSMC 연구개발처장을 맡았다. 2008년 SPIE Frits Zernike Award를 받았고, “침지식 리소그래피의 아버지”로 불린다↩
7. Electronics Weekly — Immersion litho sidelines 157nm — 157nm 노선은 플루오린화 칼슘(CaF₂) 렌즈의 복굴절, 157nm에 대한 박막의 강한 흡수, 공정 통합의 어려움 등으로 2002-2003년 이후 193nm immersion에 대체되었다. Intel + Nikon의 베팅은 빗나갔다↩
8. Wikipedia — Immersion lithography — 린번젠은 2002년 SPIE에서 193nm 침지식 리소그래피를 제안했다. 물의 굴절률 1.44는 193nm의 등가 해상도를 약 134nm로 만들었다. 2007년 ASML이 양산에 들어갔고, 65nm부터 7nm까지 버티며 무어의 법칙을 여섯 세대 연장했다↩
9. 天下雜誌 CommonWealth — Interview with the Father of Immersion Lithography Who Put TSMC on the Map — 2024-06-18 린번젠 인터뷰. “Nikon은 immersion을 감히 하지 못했다”는 역사적 배경, 린번젠이 2000년 TSMC로 돌아온 뒤 immersion lithography 채택을 추진한 과정, TSMC와 ASML의 30년 기술 협력 계보↩
10. 泛科學（PanSci） — 氮化鎵：用 1/3 的時間，得到一樣的電力 — 저자: PanSci 편집부. 질화 갈륨 밴드갭 3.4eV, 항복전압 10배, 작동 주파수 1MHz vs 실리콘 100kHz. 탄화 규소의 1000볼트 전기차 고속 충전 응용. Content Curation Partner per MOU 2026-05-05↩
11. 科技新報 — Microsoft Majorana 1 拓樸量子處理器發表 — Microsoft는 2025년 2월 세계 최초의 위상 양자 프로세서 Majorana 1을 발표했고, 100만 큐비트까지 확장할 수 있다고 주장했다↩
12. TrendForce — TSMC exits GaN foundry by July 2027 — TSMC는 2027년 7월 GaN 파운드리에서 철수하고, 기술을 VIS와 GlobalFoundries에 라이선스한다. 윈세미(3163)의 월 출하량은 약 500장의 6인치 GaN이다↩
13. 富果直送 — 環球晶 SiC 8 吋晶圓 2025 量產 — 글로벌웨이퍼스의 6인치 SiC 월 생산능력은 2024년 말 2만 장에 달했고, 자체 개발 결정 성장로는 3대에서 20대로 늘었으며, 수율은 50%를 넘었다. 쉬슈란의 “가상 IDM 그룹” 전략↩
14. 科技新報 — SiC 供應鏈承壓 — 2025년 중국 SiC 업체들의 생산능력 확대는 글로벌웨이퍼스 6/8인치 생산능력 이용률을 50% 아래로 떨어뜨렸다. NVIDIA Rubin GPU가 SiC 인터포저와 800V 고전압 직류 데이터센터를 채택해 2027년 양산한다는 소문↩
15. SemiAnalysis — NVIDIA Blackwell CoWoS-L Analysis — NVIDIA Blackwell B200은 CoWoS-L로 Blackwell GPU 2개와 Grace CPU 1개를 통합한다. AI 훈련 속도는 H100보다 4배 빠르며, NVIDIA는 2027년까지 TSMC CoWoS 생산능력을 포괄적으로 확보했다↩
16. 泛科學（PanSci） — 三維堆疊：先進封裝如何讓晶片走進雪山隧道 — 저자: PanSci 편집부. CoWoS / SoIC / TSV 실리콘 관통전극 원리, 타이완 9번 국도 vs 쉐산 터널 은유, 3D 패키징 수율과 방열 과제. Content Curation Partner per MOU 2026-05-05↩
17. Digitimes — TSMC CoWoS 產能擴張規劃 — TSMC CoWoS 월 생산능력은 2024년 말 3만 5천 장, 2025년 말 7만 5천 장, 2028년 목표 15만 장이다. NVIDIA는 2027년까지 생산능력을 확보했으며, 애리조나 웨이퍼도 타이완으로 돌아와 패키징된다↩
18. 泛科學（PanSci） — ALD 原子層沉積：50 年的薄膜革命 — 저자: PanSci 편집부. ALD는 1974년 순톨라가 Instrumentarium Oy에서 연구개발을 시작했고, 1977년 기술이 완성되었으며, 1999년 ASM에 매각되었다. ASM의 55% 시장점유율과 화학기상증착 이중 전구체 원리. Content Curation Partner per MOU 2026-05-05↩
19. TSMC 官網 — A16 (1.6nm) 製程公告 — 2나노미터는 처음으로 GAA 나노시트 트랜지스터를 채택하며 FinFET을 버린다. A16은 처음으로 후면 전력 공급망(Super Power Rail)을 도입하고, 2026 Q4 양산 예정이며, 같은 전력 소비에서 N2P보다 10% 빠르고 같은 성능에서 15-20% 절전한다↩
20. 數位時代 — 台積電 2 奈米正式量產 — TSMC는 2025년 Q4부터 2나노미터 양산을 시작한다. 월 생산능력의 구체적 수치는 외부 업계 추산이며, 공식 발표는 아니다↩
21. 科技新報 — 台積電 3 奈米利用率達 100% — TSMC 첨단 공정의 업계 추정 수율은 경쟁사보다 우수하다. 구체적 수율 수치는 제3자 추산이며 공식 공개가 아니다↩
22. 泛科學（PanSci） — 台灣量子科技：從 5 位元到量產時代 — 저자: PanSci 편집부. 중앙연구원은 2024년 1월 5큐비트 양자 컴퓨터를 탄생시켰다. 초전도 vs 이온 트랩 vs 위상 세 노선, Google Sycamore 53큐비트가 200초 만에 1만 년 문제를 푼 사례. Content Curation Partner per MOU 2026-05-05↩
23. iThome — 量子國家隊 5 年 80 億預算 — 2022년 3월 부처 간 양자 국가대표팀이 출범했으며, 5년 예산은 80억 신타이완달러, 연구팀은 17개다. 2026년 4월 경제부는 양자 산업기술 추진 사무소를 설립했다↩
24. 中央社 2024/03/06 — 工研院量子控制晶片 — 공업기술연구원은 TSMC 28나노미터 공정을 활용해 4K(-269°C) 저온 양자 제어 칩을 만들었고, 부피를 40% 줄였으며, 전력 소비는 국제 대기업보다 50% 이상 낮다. 발전 경로는 2024년 1큐비트 → 2026-2027년 20큐비트다↩
25. TechNews — Google Sycamore 量子霸權 — 2019년 Google의 53큐비트 Sycamore 양자 컴퓨터는 양자 우위를 달성했고, 전통적 슈퍼컴퓨터가 1만 년 걸릴 계산 작업을 200초 만에 완료했다↩
26. SemiAnalysis — TSMC Arizona Fab 21 投資規劃 — TSMC 애리조나 Fab 21의 3단계 투자는 1650억 달러다. Phase 1(4nm)은 2025년 양산, Phase 2(3nm/2nm)는 2027년, Phase 3(2nm/A16)은 2030년 전이다. N-2 원칙에 따라 해외는 언제나 타이완보다 두 세대 뒤처진다↩
27. Digitimes — ESMC Dresden 2027 量產 — TSMC는 ESMC 지분 40%를 보유한다. 독일 드레스덴 28/22/16/12나노미터 자동차 칩 공장은 2025년 H2 장비 반입, 2027년 양산 예정이며, 월 생산능력은 약 4만 장이다↩
28. 天下雜誌 — 台積電水資源消耗 — TSMC의 3대 과학단지는 하루 20만 8천 톤 이상의 물을 소비한다. 환경단체는 2025년 이후 새 공장 가동으로 용수량이 하루 77만 톤까지 늘 것으로 추산한다. TSMC는 물 한 방울을 3.5회 사용하고, 회수율은 87%(새 공장 90%)이며, 2024년 신규 절수량은 554만 세제곱미터라고 밝혔다↩