반도체 산업: RCA 기술이전에서 질화갈륨과 양자 패키징까지, 50년의 소재 혁명

동일 와트 수의 Si 대 GaN USB-C 충전기 부피 비교. Photo: 4300streetcar, 2025-12-25. License via Wikimedia Commons.

30초 개관: TSMC는 2025년 4분기 가오슝 Fab 22에서 2나노 양산을 시작하며 세계보다 2-3세대 앞섰다¹. 그러나 이야기는 트랜지스터가 점점 작아지는 데서만 벌어지지 않는다. 당신의 가방 속 고속 충전기에는 질화갈륨(GaN)이 들어 있고, 글로벌웨이퍼스는 중리에서 8인치 탄화규소(SiC) 웨이퍼를 만들고 있으며, NVIDIA의 Blackwell GPU는 전적으로 TSMC의 CoWoS 패키징을 통해 데이터센터로 들어간다. 1973년 공업기술연구원(ITRI)이 450만 달러를 들여 RCA로부터 기술을 사들인 일²부터 2026년 중앙연구원의 20큐비트 초전도 양자칩 온라인 연결³까지, 대만이 걸어온 길은 밴드갭 물리학에서 원자층 증착, 위상 양자비트로 이어지는 재료과학의 긴 강이다. 호국신산은 50년의 파운드리 경험에 기대어 서 있지만, 양자 시대의 파운드리 위치를 대만이 아직 확보한 것은 아니다.

1985년 어느 오후, 정무위원 리궈딩은 행정원에서 막 귀국해 공업기술연구원 원장으로 취임한 장중머우를 만났다. 리궈딩은 곧장 본론으로 들어갔다. “우리는 초대형 집적회로 제조 회사를 만들고 싶습니다. 당신이 맡아주십시오.”

장중머우는 잠시 멈칫했다. 그는 자신이 그저 원장으로 온 것이라고 생각했지만, 2주 뒤 아무도 시도해 본 적 없는 사업모델의 회사를 창업하러 끌려갔다.

이 대화는 세계를 바꾸었다. 그러나 40년이 지나 돌아보면, 그 “세계”는 그날 오후의 상상보다 훨씬 더 두껍다. 그것은 휴대전화 옆에 놓인 손가락 두 마디 크기의 65와트 고속 충전기를 포함하고, NVIDIA가 데이터센터에서 소비하는 Blackwell GPU 하나하나를 포함하며, 중앙연구원 실험실에서 절대영도에 가까운 온도까지 내려가야 깨어나는 큐비트까지 포함한다.

1987년의 파운드리 도박

신주과학단지 TSMC Fab 5 공장, 2010년. Photo: Peellden. License via Wikimedia Commons.

이야기는 더 이른 시점에서 시작해야 한다. 1973년 공업기술연구원은 450만 달러를 들여 미국 RCA사의 집적회로 기술을 사들였고, 엔지니어 19명을 미국에 보내 훈련시켰다². 당시 누구도 이 “수업료”가 대만 반도체 왕국의 첫 주춧돌이 되리라고 생각하지 못했다. 1980년 공업기술연구원의 기술이전으로 UMC가 설립되며 대만에는 첫 반도체 회사가 생겼다. 그러나 리궈딩은 만족하지 않았다. UMC의 규모는 너무 작았고, 기술은 국제 수준을 따라가지 못했다. 대만에는 더 큰 돌파구가 필요했다.

1987년 2월 21일, 장중머우는 신주과학단지에 타이완 반도체 제조회사(TSMC)를 설립하고 전례 없는 사업모델을 열었다. 순수 파운드리였다.

이 발상은 당시에는 미친 생각처럼 들렸다. 전 세계 반도체 회사는 설계부터 제조까지 수직통합으로 움직였다. 설계는 하지 않고 제조만 한다는 것이 어떻게 가능하겠는가? 고객이 가장 기밀인 설계도를 당신에게 맡기겠는가?

장중머우의 논리는 단순했다. 반도체 산업이 점점 복잡해질수록 설계와 제조는 완전히 다른 두 전문영역이 된다. 모든 것을 하다가 어느 것도 정교하게 하지 못하느니, 한 가지 일에 집중해 칩 제조를 세계 최고 수준으로 끌어올리자는 것이었다.

TSMC 창립 초기의 지분 구조는 정교했다. 정부 투자 48.3%, 민간 투자 24.2%, 네덜란드 필립스 지분 27.6%였다⁴. 필립스의 참여가 핵심이었다. 당시 반도체 산업은 미국과 일본이 독점하고 있었고, 유럽은 대체 공급자를 절실히 필요로 했다. 필립스는 투자만 한 것이 아니라 자사 칩 주문을 TSMC에 맡기며 첫 주요 고객이 되었다.

파운드리 모델은 반도체 산업의 대분업을 촉발했다. IC 설계 회사는 칩 설계에 집중하고(퀄컴, NVIDIA, 미디어텍), 파운드리는 제조에 집중하며(TSMC, UMC, 글로벌파운드리스), 패키징·테스트 업체는 후공정을 담당한다(ASE, SPIL). 과거에는 인텔이나 IBM 같은 거대 기업만이 천문학적 규모의 웨이퍼 팹 투자를 감당할 수 있었지만, 이제 좋은 아이디어가 있는 어떤 스타트업이든 칩을 설계한 뒤 TSMC에 제조를 맡길 수 있게 되었다.

파운드리 모델의 핵심은 신뢰다. 고객은 TSMC가 자신들의 설계를 훔치지 않고, 영업비밀을 누설하지 않으며, 자신들과 경쟁하지 않는다고 믿어야 한다. TSMC는 네 가지 원칙으로 된 “신뢰 규칙”을 세웠다. 기술 중립성(절대 자체 칩을 설계하지 않음), 고객 평등(모든 고객에게 동일한 기술과 서비스 제공), 최고 수준의 비밀유지 협정, 공정한 생산능력 배분이다. 이 규칙은 거의 40년 동안 한 번도 예외 없이 집행되었다.

📝 큐레이터 노트: 1987년의 대만에서 공업기술연구원이 RCA로 보낸 19명의 엔지니어는 막 40대 초반이 되었다. 그들이 배운 것은 미국인의 1960년대 실리콘 공정이었다. 당시 누구도 자신들이 30년 뒤 전 세계 패키징 기술의 발주자가 되리라고 예상하지 못했다. 그리고 TSMC가 자체 칩을 설계하지 않기로 한 이 “자발적 거세” 조항은 젠슨 황, 팀 쿡, 리사 수가 떠날 수 없는 결속이 되었다. 파운드리 모델의 위대함은 그것이 무엇을 했는지가 아니라, 무엇을 하지 않기로 선택했는지에 있다.

50년의 소재 계보: 실리콘에서 질화갈륨, 위상 초전도체까지

2025년의 반도체 전장을 이해하려면, 한 번도 충분히 설명되지 않은 물리학적 선을 먼저 이해해야 한다.

실리콘(Si)은 이 선의 출발점이다. 실리콘의 “밴드갭”은 1.1전자볼트(eV)다. 이는 전자가 전도대로 뛰어오르기 위해 지불해야 하는 최소 에너지 입장권이다. 밴드갭이 작으면 칩을 만들기 쉽지만 두 개의 천장이 생긴다. 높은 전압에서는 붕괴하고, 높은 주파수에서는 발열한다. PanSci는 이 한계를 매우 직설적으로 설명했다. “실리콘을 소재로 한 반도체의 작동 주파수 한계는 100k 이하에 불과하며, 100k를 넘으면 변환 효율이 크게 떨어지고 심각한 에너지 낭비 문제가 발생한다.”⁵

질화갈륨(GaN)의 밴드갭은 3.4eV로 실리콘의 3배이고, 항복전압 한계는 실리콘의 10배이며, 작동 주파수는 1000K까지 끌어올릴 수 있어 실리콘보다 정확히 한 자릿수 높다⁵. 이 물리적 수치를 생활 속으로 번역하면 이렇다. 같은 출력에서 질화갈륨의 변압기 인덕터 코일은 훨씬 작아질 수 있고, 방열 요구도 훨씬 낮아진다. 그래서 손바닥 안에 들어가는 고속 충전기가 탄생했다.

탄화규소(SiC)는 또 다른 길을 간다. 마찬가지로 와이드 밴드갭(밴드갭 3.26eV)이지만, 고온·고압에 더 강하다. PanSci는 그 전장을 직접 짚었다. “탄화규소는 고온 및 고전압에서 좋은 안정성을 가지며, 특히 미래 전기차 고속 충전 수요가 늘어나 1000볼트 이상의 충전 수요가 생기면, 600볼트밖에 견디지 못하는 실리콘 반도체는 감당할 수 없게 되고 전기차의 핵심 부품을 이어받을 것으로 예상된다.”⁵

💡 알고 있나요: 반도체의 “밴드갭”은 그것이 얼마나 높은 전압을 견디고, 얼마나 빠른 주파수로 작동하며, 얼마나 많은 열을 내는지를 결정한다. 실리콘 1.1eV는 50년 동안 소비자 전자제품의 기반이었다. 질화갈륨 3.4eV는 240와트 휴대전화 고속 충전을 지탱한다. 탄화규소 3.26eV는 800볼트 전기차 인버터 안으로 들어간다. 다음 정거장은 5.5eV의 다이아몬드 반도체일지도 모른다. 전체 소재 계보는 “에너지 밀도가 위로 올라가는” 계단이며, 대만은 한 계단을 오를 때마다 재료과학의 물리적 한계와 다시 값을 흥정해야 한다.

다음 정거장은 아직 이름 붙여지지 않았다. 다이아몬드(C, 밴드갭 5.5eV)일 수도, 산화갈륨(Ga₂O₃, 4.8eV)일 수도, 또는 위상 초전도체(topological superconductor)처럼 완전히 다른 물리 메커니즘으로 들어가는 길일 수도 있다. 이는 Microsoft가 2025년 2월 공개한 Majorana 1 양자 프로세서가 선택한 경로다⁶. 물리가 바뀌면 전체 산업사슬도 함께 다시 쓰인다.

당신의 고속 충전기 속 질화갈륨

렌즈를 다시 당신의 책가방으로 돌려보자.

Nokia 3310의 충전기 출력은 4.56와트였고, 2025년의 고속 충전기는 240와트다. 52배 차이다. PanSci는 이 시간축을 정리하며 이렇게 썼다. “현재 가장 인기 있는 질화갈륨 고속 충전기는 출력이 65와트에 달해 13배 차이가 나며, 이상적으로는 충전 시간도 13분의 1로 줄어든다.”⁵ 더 강력한 사례는 중국 브랜드 realme가 2023년 초 출시한 240와트 초고속 충전 GT Neo5로, 이 배수를 50 이상으로 밀어 올렸다.

이 성장 곡선은 물리적으로 질화갈륨 전환에 기대고 있으며, 구리선 두께와 배터리 부피는 오히려 줄어들고 있다. 출력을 높이면서 부피를 줄이는 가장 직접적인 방법은 작동 주파수를 높이는 것이다. 그러나 “실리콘을 소재로 한 반도체의 작동 주파수 한계는 100k 이하”⁵다. 이것이 PanSci가 말한 “실리콘의 한계”다. 질화갈륨은 작동 주파수를 1MHz 이상으로 끌어올리고, 변압기와 인덕터는 동시에 작아지며, 충전기 전체가 주머니 속으로 들어갈 수 있게 된다.

문제는 대만의 고속 충전 시장이 막 폭발하려던 순간, TSMC가 한 가지 결정을 발표했다는 점이다. 2027년 7월 GaN 파운드리에서 철수한다는 것이었다⁷.

이 결정의 배경에는 두 압력이 있다. 하나는 중국 GaN 업체들(화룬마이크로, 실란마이크로, 리노바 등)이 대규모로 증설하며 파운드리 가격을 TSMC가 받고 싶지 않은 수준까지 낮춘 것이다. 다른 하나는 AI 칩의 이윤이 너무 매력적이어서 TSMC가 GaN 공장을 첨단 패키징(CoWoS) 라인으로 개조하고 싶어 했다는 점이다. 기술 라이선스는 VIS와 GlobalFoundries에 넘어갔고, 대만 GaN 파운드리의 짐은 10년 전부터 베팅해 온 윈세미(3163)와 AWSC(8086) 같은 업체들이 떠맡게 되었다⁷.

⚠️ 논쟁적 관점: TSMC의 GaN 파운드리 철수를 두고 외부에는 두 가지 해석이 있다. 한쪽은 이것이 “AI에 생산능력을 남겨두는” 합리적 선택이라고 본다. 3나노 웨이퍼 한 장의 이윤은 6인치 GaN보다 20배 이상 높으니, 생산능력 배분이 수익률 높은 쪽으로 향하는 것은 당연하다는 것이다. 다른 한쪽은 대만이 GaN을 놓아주는 것이 소비자 전자제품(휴대전화 / 노트북 / 충전기)의 차세대 기반을 중국 업체에 넘기는 것과 같다고 의문을 제기한다. 실리콘 방패의 “방패”는 AI 쪽 한 조각만 남은 것인가? 두 입장의 차이는 여기에 있다. 당신은 호국신산의 가치를 “대체 불가능한 최첨단 공정”으로 보는가, 아니면 “전체 공급망의 완결된 클러스터”로 보는가.

TSMC든, 웨이퍼 대기업 글로벌웨이퍼스든, 국내외 각 반도체 대기업이든, 모두 이미 이 열차에 올라탔다⁵. 그러나 어느 객차에 타는지는 별개의 문제다.

글로벌웨이퍼스의 SiC 8인치 웨이퍼

질화갈륨이 휴대전화 고속 충전의 이야기라면, 탄화규소는 전기차의 이야기다.

대만의 이 SiC 라인에서 핵심 기업은 TSMC가 아니라 글로벌웨이퍼스(GlobalWafers)다. 2024년 글로벌웨이퍼스는 6인치 SiC 웨이퍼 월 생산능력을 약 2만 장까지 끌어올렸고, 자체 개발 결정 성장로를 3대에서 20대로 늘렸으며, 수율은 50%를 넘어섰다⁸. 2025년에는 8인치 SiC 웨이퍼 양산에 들어갔다. 대만 최초다.

글로벌웨이퍼스 CEO 쉬슈란은 늘 직설적으로 말한다. “Sino-American Silicon Products 그룹은 ‘가상 IDM 그룹’을 꾸려 향후 5년의 탄화규소 수요를 겨냥한다. 우리는 매우 빠르게 따라잡고 있다.”⁸ 전략은 모회사 중미정(Sino-American Silicon Products) 산하의 결정 성장(글로벌웨이퍼스), 에피택시(Actron), 모듈(홍양반도체)을 하나의 사슬로 묶는 것이다.

하지만 SiC는 직선으로 상승하는 이야기가 아니다. 2025년 하반기 중국 SiC 업체들(산안광전, 탱커블루 등)이 미친 듯이 증설하면서 전 세계 공급과잉이 발생했고, 글로벌웨이퍼스의 6인치와 8인치 SiC 생산능력 이용률은 한때 50% 아래로 떨어졌다⁹. 이는 2023년 PanSci 기사가 낙관적으로 예측한 “전기차 수요가 이어받는다”는 각본에 골짜기 하나가 더해진 것이다.

회복 신호는 NVIDIA에서 왔다. NVIDIA의 차세대 Rubin GPU 플랫폼이 인터포저에 SiC를 채택하고, 800볼트 고전압 직류 데이터센터 구조와 결합해 2027년 전면 양산에 들어갈 것이라는 소문이다⁹. 이 소문이 사실이라면, 글로벌웨이퍼스의 8인치 SiC 생산능력은 전기차에서 AI 데이터센터로 전환되고, 전체 이야기는 다시 불이 붙는다.

📝 큐레이터 노트: 질화갈륨과 탄화규소는 흔히 “제3류 반도체”로 묶이지만, 대만 산업에서 이 분류의 의미는 “차세대 소재”라는 표지에 그치지 않는다. 이는 대만 반도체가 처음으로 TSMC를 우회하고도 완전한 공급망을 가질 수 있는 영역을 뜻한다. 글로벌웨이퍼스의 결정 성장, 에피스타의 제조, 윈세미의 패키징, AWSC의 설계. 호국신산 밖에도 훨씬 조용하지만 독립적인 “제3류 산맥”이 자라고 있다.

젠슨 황과 CoWoS+의 결속

다시 AI 전장으로 돌아가자.

NVIDIA의 H100 GPU는 TSMC 4나노 공정을 사용하고, CoWoS-S 패키징으로 HBM3 고대역폭 메모리를 통합한다. Blackwell B200은 CoWoS-L로 업그레이드되어 Blackwell GPU 2개와 Grace CPU 1개를 통합하고, AI 훈련 속도는 H100보다 4배 빠르다¹⁰. 그다음 세대 Rubin은 2026년 출시될 예정이다.

각 세대 GPU의 핵심은 “첨단 공정 + 첨단 패키징”이라는 이중 엔진이다. 공정은 트랜지스터를 더 작게 만들고, 패키징은 서로 다른 다이(die)를 더 가깝게 쌓는다. PanSci는 대만 9번 국도와 쉐산터널의 대비로 이를 설명한 바 있다. “전통 패키징은 구불구불한 타이9선을 지나야 하지만, 첨단 패키징은 굽은 길을 곧게 펴고 두 지역을 잇는 쉐산터널을 뚫어 데이터 왕래를 더욱 편리하고 빠르게 만든다.”¹¹

CoWoS(Chip-on-Wafer-on-Substrate)의 핵심은 “실리콘 관통전극”(through-silicon via, TSV)이다. 서로 다른 다이를 쌓아 올리고, 수직의 미세 통로로 실리콘 기판을 관통시켜 원래 분리되어 있던 두 회로를 입체적으로 연결한다. PanSci는 이를 직설적으로 묘사했다. “3차원 적층은 C 칩을 A 칩 위에 놓을 수 있게 하며, 실리콘 관통전극 기술로 얇아진 실리콘 기판을 관통하고, 초고밀도 수직 연결선으로 두 회로를 잇는다. 이로써 두 회로의 거리는 하늘 끝에서 지척으로 바뀐다.”¹¹

생산능력 수치는 더욱 눈에 띈다. TSMC의 CoWoS 월 생산능력은 2024년 말 약 3만 5000장, 2025년 말 목표는 7만 5000장, 2028년에는 15만 장을 향해 나아가며, 연평균 성장률은 거의 80%에 이른다¹². NVIDIA는 TSMC의 2027년까지 CoWoS 생산능력을 직접 사들였고, 모든 칩은 TSMC 어느 공장에서 생산되든(애리조나 포함) 최종적으로 대만으로 돌아와 CoWoS 패키징을 받아야 한다¹².

이것이 젠슨 황과 TSMC의 쌍두 독점이다. NVIDIA는 설계 측에서, TSMC는 제조와 패키징 측에서 AI 데이터센터의 핵심 노드를 함께 틀어쥐고 있다.

3D 패키징의 물리적 대가도 작지 않다. PanSci는 난점을 짚었다. “첨단 패키징은 베어다이 평탄도와 칩 정렬에 대한 요구가 매우 높다. 적층할 때 접점 하나라도 제대로 연결·도통되지 않으면 수율 손실이 발생한다. 또한 집적회로는 연산 시 에너지 손실로 인해 온도가 상승한다. 첨단 패키징은 베어다이 사이의 거리를 좁히므로 열전도가 서로 영향을 주고, 모두가 서로를 데우게 되어 방열은 더욱 어려워진다.”¹¹

다음 단계는 SoIC(System on Integrated Chips)와 SoW-X(System on Wafer)다. SoIC는 “진정한 3D”로, 웨이퍼 대 웨이퍼를 직접 적층하며 범프가 없다(bumping-free). SoW-X는 2027년 양산 예정이고, 포토마스크 크기는 현행 CoWoS의 9.5배이며, 대형 연산 칩 16개 이상을 통합하고 연산 능력은 기존 CoWoS보다 40배 높다¹². AI 칩이 점점 커질수록 TSMC의 패키징 라인은 작은 공장들의 집합처럼 변한다.

ALD: 원자를 한 층씩 자라게 하다

실리콘 웨이퍼 표본 전시, 2017년. Photo: ArticCynda. License via Wikimedia Commons.

3나노, 2나노, 1.6나노. 이 숫자들 뒤에는 조용하지만 핵심적인 제조 기술 하나가 있다. 원자층 증착(Atomic Layer Deposition, ALD)이다.

ALD는 핀란드인이 발명했지만, 대만의 모든 첨단 공정 웨이퍼가 피해 갈 수 없는 핵심 단계가 되었다.

이야기는 핀란드에서 시작된다. 1974년 재료과학자 투오모 순톨라(Tuomo Suntola)는 핀란드 Instrumentarium Oy에서 ALD 연구개발을 시작했다. 1977년 기술이 성형되었고 산업 전시에서 처음 모습을 드러냈다¹³. 당시 이 기술은 전계발광 디스플레이를 만들기 위한 것에 불과했고, 순톨라 자신도 30년 뒤 그것이 나노 공정의 생명선이 되리라고 예상하지 못했다. 1999년 그는 ALD 기술을 네덜란드 반도체 장비 회사 ASM에 매각했다. 오늘날 ASM은 ALD 시장에서 55%가 넘는 점유율을 갖고 있다¹³.

PanSci는 ALD의 원리를 깔끔하게 설명했다. “원자층 증착은 개선된 화학기상증착 기술로, 증착 과정을 두 단계로 나눈다. 먼저 첫 번째 전구체를 주입해 기판 표면과 반응하게 한다…… 표면이 포화되면 두 번째 전구체를 주입해 이미 부착된 전구체와 반응시키고 목표 물질을 형성해 박막 공정을 완성한다.”¹³ 두 전구체를 하나씩 번갈아 주입하며, 한 번의 사이클마다 원자 한 층 두께의 박막만 자란다.

왜 이것이 중요한가? 2나노 공정의 트랜지스터 게이트 두께는 몇 개의 원자에 불과하고, 게이트 절연층은 원자 수준의 평탄도와 원자 수준의 두께 제어를 달성해야 하기 때문이다. 전통적 화학기상증착(CVD)으로는 불가능하고, 물리기상증착(PVD)으로도 불가능하다. 오직 ALD만이 “한 층씩 자라게” 할 수 있다. TSMC의 모든 첨단 공정 웨이퍼 팹에는 ASM의 ALD 장비가 들어 있다. 네덜란드 장비, 핀란드 기술, 대만 공정으로 구성된 이 사슬은 2나노 양산을 가능하게 하는 물리적 기반이다.

💡 알고 있나요: 2나노 공정의 최소 특성 크기는 대략 실리콘 원자 20개를 나란히 세운 폭이다. 실리콘 원자를 탁구공 크기로 확대한다면 2나노 트랜지스터는 탁구대 길이 정도가 된다. ALD의 일은 이 탁구대 위에 “탁구공을 하나씩” 놓듯 절연재를 가득 채우는 것이다.

ASM은 대만에 상장되어 있지 않지만, 거의 모든 12인치 ALD 장비의 최대 고객은 대만에 있다. 이 공급망은 보이지 않지만 대체 불가능하다. TSMC의 2나노 양산이 한 번이라도 순조롭지 않게 되면, 세계에는 그 자리를 대신할 두 번째 ALD 업체가 없다.

2nm 이후는 양자다

옹스트롬급(angstrom, 1나노미터 = 10옹스트롬) 이후의 이야기를 TSMC는 아직 다 쓰지 않았다.

2025년 4분기, TSMC는 가오슝 Fab 22에서 2나노 양산을 시작했고, 신주 바오산 Fab 20이 뒤따랐다¹. 2나노는 처음으로 GAA(Gate-All-Around) 나노시트 트랜지스터 구조를 채택했으며, 22나노부터 3나노까지 쓰였던 핀펫(FinFET)을 버렸다¹⁴. 2나노는 실리콘 원자 20개 폭에 해당하며, 이미 물리학의 이론적 경계에 가까워졌다. 첫 고객에는 애플의 A 시리즈 칩과 NVIDIA의 AI 칩이 포함되며, 2나노 공정 생산능력은 분기별로 확대될 예정이다¹⁵.

다음 정거장은 1.6나노(A16)로, 2026년 4분기 양산이 예상된다. 처음으로 “후면 전력공급망”(Backside Power Delivery Network)을 도입하며, TSMC는 이를 Super Power Rail이라고 이름 붙였다¹⁴. 같은 전력 소비에서는 N2P보다 10% 빠르고, 같은 성능에서는 전력을 15-20% 절감한다.

그렇다면 1.6나노 이후는 무엇인가? 공정 노드가 내려갈수록 비용은 점점 비싸진다. 28나노 공정 연구개발비는 약 10억 달러였고, 7나노는 30억 달러로 뛰었으며, 3나노는 100억 달러까지 치솟았고, 2나노는 200억 달러를 넘을 것으로 추산된다¹⁶. 무어의 법칙이 만드는 지수 곡선은 후반부의 연구개발비를 천문학적 숫자로 바꾼다. 이것이 PanSci가 말한 “첨단 공정 개발의 복잡도와 투입 자금은 지수적으로 증가하며, 투자와 수익은 종종 비례하지 않는다”는 현실이다¹¹.

그래서 반도체 산업은 전략을 바꾸었다. 수평 확장은 수직 적층(3D 패키징)으로 바뀌고, 실리콘은 새로운 소재(GaN/SiC)로 바뀌며, 최종적으로는 양자연산 같은 완전히 다른 계산 물리로 전환될 수도 있다.

중앙연구원의 시간축은 이렇게 흘러간다. 2023년 10월, 5큐비트 초전도 양자컴퓨터가 완성되었다. 2024년 1월 29일 차이잉원 총통이 시찰했고, 양자컴퓨터는 공식적으로 온라인에 연결되었다³. PanSci는 이렇게 썼다. “2024년 1월, 대만이 자체 개발한 첫 양자컴퓨터가 중앙연구원에서 공식적으로 탄생했다. 비록 5개의 큐비트만 갖췄지만, 이는 대만이 세계 양자컴퓨터 경쟁장에서 한 자리를 차지하는 서막을 열었다.”¹⁷

2025년 12월에는 20큐비트 초전도 양자칩이 완성되었고, 2026년 1월 온라인 사용이 공지되었다³. 결맞음 시간(coherence time T1)은 5큐비트 시대의 15-30마이크로초에서 20큐비트의 530마이크로초로 뛰었다. 결맞음 시간은 큐비트가 중첩 상태를 유지할 수 있는 시간이며, 길수록 “잡음이 적고 더 복잡한 연산을 할 수 있음”을 뜻한다.

부처 간 양자 국가대표팀은 2022년 3월 공식 출범했고, 5년 예산은 80억 신대만달러, 연구팀은 17개다¹⁸. 경제부는 2026년 4월 “양자산업기술추진사무소”를 설립해 학계 R&D와 산업계를 연결했다.

공업기술연구원이 하는 일은 특히 흥미롭다. TSMC의 28나노 공정으로 “큐비트 제어 칩”을 만드는 것이다. 중앙통신사는 2024년 3월 공업기술연구원의 설명을 인용했다. “대만이 강점을 가진 마이크로파 IC 설계와 TSMC 28나노 공정을 활용해 저온(4K, 즉 -269°C) 제어 칩과 모듈을 만들고…… 제어 장비를 작게 만들어 저온 냉동고 안에 넣음으로써 장비 전체 부피를 40% 줄이고, 배선을 단순화하며, 상용화 우위를 갖춘다…… 이 모듈의 전력 소비는 국제 대기업들이 발표한 데이터보다 50% 이상 적다.”¹⁹

📝 큐레이터 노트: 대만의 양자 전략은 자체적으로 큐비트를 만들어 내는 데 있지 않다. 그것은 IBM, Google, 중앙연구원의 영역이다. 대만의 전략은 제어회로를 희석냉동기 안에 넣을 수 있을 만큼 미세화하는 데 있다. 5큐비트에서 20큐비트로 가는 동안 공업기술연구원의 제어 칩은 1큐비트 지원, 2큐비트, 8큐비트를 거쳤고, 2026-2027년에는 20큐비트까지 도달할 예정이다. 호국신산의 다음 정거장은 양자 시대의 파운드리가 되는 것이지, 직접 양자 패권을 다투는 것이 아니다. 그러나 이 파운드리 위치에 대해 지금 아직 누구도 “대만에 맡기면 된다”는 못을 박지는 않았다.

세 가지 양자 노선: 초전도, 이온트랩, 위상

양자컴퓨터에는 한 길만 있는 것이 아니다.

초전도 큐비트(superconducting qubits)는 IBM, Google, 중앙연구원이 가는 경로다. 장점은 공정이 기존 반도체 팹과 호환된다는 점이며, 바로 여기가 대만이 해볼 만한 자리다. 조작 속도도 빠르다. 단점은 절대영도에 가까운 온도(15mK, 약 -273°C)의 희석냉동기가 필요하고 잡음이 높다는 점이다. Google은 2019년 53큐비트 “시커모어”(Sycamore)로 양자우월성 달성을 선언했고, 전통적 슈퍼컴퓨터가 1만 년 걸리는 작업을 200초에 완성했다고 밝혔다²⁰.

이온트랩 큐비트(trapped ion qubits)는 레이저로 단일 원자를 조작해 계산하는 길이다. PanSci는 이 노선의 차이를 정리했다. “이온트랩 기술은 레이저로 단일 원자를 조작해 계산을 수행한다. 이 기술은 매우 높은 정밀도와 안정성을 갖지만, 기술적 복잡성과 비용 문제에도 직면한다.”¹⁷ 대표 기업은 IonQ와 Quantinuum이다. 장점은 정밀도가 높고 안정성이 좋으며 극저온이 필요 없다는 점이다. 단점은 조작 속도가 느리고 대량의 비트로 확장하기 어렵다는 점이다.

위상 큐비트(topological qubits)는 Microsoft가 베팅하는 차세대다. 2025년 2월 Microsoft는 Majorana 1 위상 양자 프로세서를 발표하며 100만 개 큐비트까지 확장할 수 있다고 주장했다⁶. 이론상 위상 큐비트는 간섭 저항성이 매우 강하지만, 이 길은 가장 성숙도가 낮고 Majorana 입자의 존재 자체도 물리학적으로 아직 검증 중이다.

이 세 노선은 각각 위험을 갖고 있다. 대만의 전략은 “어느 노선이 이기든 대만이 공급망 노드를 갖도록 보장하는 것”이지, 단일 노선의 승리에 베팅하는 것이 아니다. 초전도 노선은 TSMC 28나노 제어 칩에 기대고, 이온트랩 노선이 필요로 하는 정밀광학은 대만의 광전산업과 연결되며, 위상 노선이 성공한다면 필요한 것은 여전히 극단적 순도의 박막이므로 다시 ALD의 영역으로 돌아온다.

해외 fab은 확장인가, 출력인가

TSMC의 세계화는 2020년대부터 가속되기 시작했다.

미국 애리조나 Fab 21: 1단계 4나노 공정은 2025년 상반기 양산, 2단계 3나노/2나노는 2027년 하반기 양산, 3단계 2나노/A16은 2030년 전으로 예정되어 있다. 총 자본지출은 약 1650억 달러다²¹. 그러나 중요한 “그러나”가 있다. 모든 AI 칩의 CoWoS 패키징은 여전히 대만에서만 이루어지며, 애리조나 공장에서 생산된 웨이퍼도 대만으로 돌아와 패키징을 완료한다¹².

일본 구마모토 Fab 1: 22-28나노 공정으로, 2024년 양산에 들어갔고 소니·도요타와 협력한다. 원래 계획되었던 Fab 2(12-16나노)의 진행은 불확실하며, 일부 자원은 애리조나로 재배분되었다.

독일 드레스덴 ESMC(TSMC 지분 40%): 28/22/16/12나노 자동차 칩 공장으로, 2025년 하반기 장비 반입, 2027년 양산, 월 생산능력 약 4만 장이다²².

이 해외 공장들에는 공통된 “N-2 원칙”이 있다. 항상 대만 본토보다 두 세대 뒤처진다는 것이다. 대만 본토가 2나노를 할 때 해외의 최첨단은 4나노이고, 대만이 1.6나노를 추진할 때 해외는 3나노에 도달한다. 이 붉은 선은 계약 조항에 쓰인 것이 아니라 지정학적 공학 윤리에 쓰여 있다.

⚠️ 논쟁적 관점: 해외 fab은 실리콘 방패의 확대인가, 희석인가? 지지자들은 말한다. 기술은 대만에 남기고 생산능력은 해외로 넓히는 것이므로, 실리콘 방패를 “하나의 섬”에서 “하나의 사슬”로 바꾸는 것이며, 위험 분산은 더 철저해진다고. 반대자들은 말한다. 해외 공장 하나를 내보낼 때마다 훈련받은 엔지니어 집단, 양산 SOP 한 세트, 고객 관계 한 묶음이 함께 나간다고. 30년 뒤 애리조나나 구마모토가 N-2 경계까지 축적되면, “최첨단 두 세대”라는 선은 서서히 압축될 수 있다. N-2 원칙은 현재 TSMC의 약속이지 물리 법칙이 아니다.

해외 fab과 동시에 진행되는 또 하나의 흐름은 “설계 인재의 외부 이동”이다. AI 칩 설계에는 대만만 필요한 것이 아니다. 실리콘밸리, 텔아비브, 뉴델리 모두 자체 설계센터를 갖고 있다. TSMC의 파운드리 생태계는 “섬 전체의 엔지니어”에서 “세계 엔지니어 + 섬 전체 제조”의 혼합체로 바뀌고 있다.

환경 비용: 호국신산의 다른 얼굴

호국신산에는 무게가 있다.

가장 직관적인 것은 수자원이다. TSMC의 3대 과학단지는 매일 20만 8000톤이 넘는 물을 소비한다. 환경단체들은 2025년 이후 새 공장이 가동되면 용수량이 하루 77만 톤으로 4배 증가할 수 있다고 추산한다²³. TSMC의 답변은 이렇다. 물 한 방울을 평균 3.5회 사용하고, 회수율은 87%이며, 새 공장의 목표는 90%다. 2024년에는 절수량 554만 세제곱미터를 새로 확보했다.

전력은 두 번째 문제다. 3나노 fab 하나가 1년에 소비하는 전력은 약 21억 kWh로, 대만 전체 2만 가구의 1년 전력 사용량에 해당한다. 2나노와 1.6나노의 전력 소비는 계속 올라갈 것이다. TSMC는 2050년 RE100(재생에너지 100%) 달성을 약속했지만, 대만의 녹색전력 공급은 반도체 확장 속도를 따라가지 못하고 있고, 이 타임라인은 계속 압력시험을 받고 있다.

노동시간은 세 번째 문제다. 신주과학단지 엔지니어의 노동시간, 집값, 출산율은 또 다른 글의 주제다. 그러나 재료과학과 마찬가지로 이것도 물리 문제다. 인간의 시간과 에너지에도 “밴드갭”이 있으며, 문턱값을 넘으면 붕괴한다.

호국신산의 존재는 TSMC의 기술, 정부 정책, 지정학적 기회뿐 아니라, 과학단지 엔지니어 17만 명, 전체 공급망 업체, 그리고 전기와 물을 쓰는 모든 대만 주민이 함께 감당하는 비용에 의존한다.

완전한 생태계: 대만은 TSMC만이 아니다

대만 반도체 산업의 경쟁력은 TSMC 단독이 아니라 전체 클러스터에서 나온다. IC 설계 쪽에는 미디어텍(세계 3위권), 노바텍, 리얼텍, Himax가 있다. 웨이퍼 파운드리에는 TSMC 외에도 UMC, VIS, PSMC가 있다. 패키징·테스트는 ASE(세계 1위), SPIL, KYEC가 후공정을 맡는다. 제3류 반도체는 글로벌웨이퍼스(SiC 결정 성장), 에피스타, 윈세미(GaN), AWSC가 지탱한다. 메모리는 난야테크와 윈본드가 맡고, 장비·소재 쪽에서는 Gudeng Precision, Scientech, Topco 같은 보이지 않는 기업들이 자리를 메운다.

칩 하나가 설계부터 완성까지 대만 안에서 한 바퀴 돌면 끝날 수 있고, 국경을 넘는 운송이 필요하지 않을 수도 있다. 이러한 “짧은 사슬의 우위”는 COVID 기간 동안 전 세계가 목격했고, 이후 모든 기술 거인의 공급망 백서에 들어갔다.

신주과학단지는 1980년 설립되어 40여 년 동안 500개가 넘는 회사와 17만 명의 종사자를 축적했다. 한 엔지니어가 TSMC에서 5년 일하고, 미디어텍으로 옮겨 칩을 설계하며, 다시 ASE로 가서 패키징을 맡을 수 있다. 이런 회사 간 인재 순환은 산업 전체의 기술 수준을 효과적으로 확산시킨다.

경쟁자는 어떠한가? 한국 삼성은 수직통합 전략으로 2022-2026년 2300억 달러를 투입했지만, 첨단 공정 수율은 여전히 TSMC에 뒤진다¹⁶. 인텔은 10나노에서 수년간 발목을 잡혔고, 2021년 IDM 2.0을 내세워 설계와 파운드리를 겸영하려 했지만, 2025년까지 파운드리 사업에서 주요 고객을 확보하지 못했다. 가장 아이러니한 점은 인텔 자체의 일부 고급 칩이 오히려 TSMC 파운드리로 넘어갔다는 사실이다.

양자의 자리는 아직 비어 있다

Nokia 3310의 충전기 출력은 4.56와트였고, 2025년의 고속 충전기는 240와트다. 52배 차이다. 이 길을 실리콘은 30년 걸어왔고, 질화갈륨은 5년 만에 보완했다.

중앙연구원 양자 실험실에서 초전도 양자칩은 15밀리켈빈(약 -273°C)에서 작동해야 한다. 공업기술연구원이 TSMC 28나노 공정으로 만든 제어 칩은 이 극저온에 필요한 “제어 장비의 부피”를 건물 한 채에서 작은 상자 하나로 압축했다. 대만의 반도체 역량은 양자컴퓨터의 경계를 조금씩 옮기고 있다.

그러나 그 경계가 어디인지는 누구도 분명히 말하지 못한다. 큐비트의 결맞음 시간은 15마이크로초에서 530마이크로초로 늘었지만, 이것은 아직 시작에 불과하다. 50년 전 RCA로 보내진 그 19명의 엔지니어들도 자신의 1973년이 2025년의 2나노로 결정화되리라고는 알지 못했을 것이다.

호국신산은 50년의 파운드리 경험에 기대어 현재를 지배했다. 다음 50년, 양자 시대의 파운드리 위치를 대만은 아직 확보하지 못했다.

✦ 젠슨 황의 Blackwell은 당신 머리 위 클라우드에서 추론을 수행하고, 글로벌웨이퍼스의 SiC 웨이퍼는 당신 집 앞 전기차 충전기 안에서 열을 내며, 순톨라가 1974년 핀란드에서 만든 첫 ALD 박막은 당신 휴대전화 칩 속 게이트 절연층을 봉인한다. 반도체는 언제나 전체 소재 계보가 밴드갭 물리학을 따라 한 계단씩 올라온 50년의 산물이며, TSMC 한 회사만의 것이 아니다. 다음 계단이 어디인지는 물리가 말해줄 것이다. 그러나 오를 것인지는 대만의 선택이다.

---

더 읽을거리:

• 대만 기업: TSMC — 호국신산의 기업지배구조, 재무 구조, 자본지출 규모
• 대만 기업: 미디어텍 — IC 설계 선두가 휴대전화 칩과 AI 엣지 컴퓨팅에서 어떻게 위치를 차지하는가
• 대만 기업: ASE 반도체 — 패키징·테스트 산업 세계 1위, CoWoS 바깥의 후공정 생태
• 조산자: 세기의 도박 — 샤오쥐전의 2025년 다큐멘터리. 5년 동안 80명 이상의 반도체 선배를 인터뷰하고, 2026년 퍼듀/위스콘신/미시간 등 CHIPS Act 투자 핵심지 세 곳으로 들어간다
• 우다유 — 1980년대 대만이 반도체에 매진하던 동시에 중앙연구원 원장으로서 기초과학의 중요성을 고수하며 대만 과학연구 체제의 기반을 닦았다
• 대만 로봇 산업 — 반도체 세계 1위의 섬은 왜 로봇 시대에는 보충수업생인가? NCAIR 개막에서 산업 단절을 보다
• 대만 주식시장과 자본시장 — 대만 주식시장이 2026년 세계 6위의 위상을 갖도록 떠받치는 전체 공급망 생태계가 자본시장에 어떻게 나타나는가
• 대만 인공지능학교 — AIA가 8년간 훈련한 1만 명의 AI 엔지니어는 어떻게 기존 반도체 ICT 사슬로 돌아가 대만의 소프트웨어 측면을 보강하는가

이미지 출처

이 글은 CC / PD 라이선스 이미지 3장을 사용했으며, 원본 서버 핫링크를 피하기 위해 public/article-images/technology/에 캐시했다.

• Silicon vs GaN 30W USB-C chargers — Photo: 4300streetcar, 2025-12-25, CC BY 4.0, Wikimedia Commons file Silicon_vs_GaN_30W_USB-C_chargers.jpg
• TSMC Fab 5 Hsinchu — Photo: Peellden, 2010-09-05, CC BY-SA 3.0, Wikimedia Commons file TSMC_Fab5.JPG
• Silicon wafers museum display — Photo: ArticCynda, 2017-10-23, CC0 public domain, Wikimedia Commons file Silicon_wafers.jpg

참고자료

1. Focus Taiwan 2025/12/30 — TSMC 2nm production — TSMC 2나노 양산은 가오슝 Fab 22를 첫 주요 공장으로 하며, 신주 바오산 Fab 20이 뒤따른다↩
2. 天下雜誌 — 李國鼎與台積電誕生 — 1987년 장중머우가 TSMC를 설립하고 “순수 파운드리” 모델을 확립해 세계 반도체 산업 분업의 토대를 놓았다. 1973년 RCA 기술이전 450만 달러 배경↩
3. 中央研究院 — 20 位元超導量子晶片公告 — 중앙연구원은 2025년 12월 20큐비트 초전도 양자칩을 완성했고, 2026년 1월 29일 온라인 연결을 공지했다. 결맞음 시간 T1은 530마이크로초에 달한다↩
4. Semiwiki — How Philips Saved TSMC — 필립스 지분율은 Semiwiki 고증에 따르면 27.6%다. TSMC 창립 초기 기술과 고객 확보의 핵심 주주였다↩
5. 泛科學（PanSci） — 氮化鎵：用 1/3 的時間，得到一樣的電力 — 저자: PanSci 편집부. 질화갈륨 밴드갭 3.4eV, 항복전압 10배, 작동 주파수 1MHz 대 실리콘 100kHz. 탄화규소 1000볼트 전기차 고속 충전 응용. Content Curation Partner per MOU 2026-05-05↩
6. 科技新報 — Microsoft Majorana 1 拓樸量子處理器發表 — Microsoft는 2025년 2월 세계 첫 위상 양자 프로세서 Majorana 1을 발표했고, 100만 큐비트까지 확장 가능하다고 주장했다↩
7. TrendForce — TSMC exits GaN foundry by July 2027 — TSMC는 2027년 7월 GaN 파운드리 사업에서 철수하고 기술을 VIS와 GlobalFoundries에 라이선스한다. 윈세미(3163)의 6인치 GaN 월 출하는 약 500장↩
8. 富果直送 — 環球晶 SiC 8 吋晶圓 2025 量產 — 글로벌웨이퍼스의 6인치 SiC 월 생산능력은 2024년 말 2만 장에 달했고, 자체 개발 결정 성장로는 3대에서 20대로 늘었으며, 수율은 50%를 넘었다. 쉬슈란의 “가상 IDM 그룹” 전략↩
9. 科技新報 — SiC 供應鏈承壓 — 2025년 중국 SiC 업체 증설로 글로벌웨이퍼스의 6/8인치 생산능력 이용률이 50% 아래로 떨어졌다. NVIDIA Rubin GPU가 SiC 인터포저와 800V 고전압 직류 데이터센터를 채택해 2027년 양산한다는 소문↩
10. SemiAnalysis — NVIDIA Blackwell CoWoS-L Analysis — NVIDIA Blackwell B200은 CoWoS-L로 Blackwell GPU 2개와 Grace CPU 1개를 통합한다. AI 훈련 속도는 H100보다 4배 빠르며, NVIDIA는 2027년까지 TSMC CoWoS 생산능력을 확보했다↩
11. 泛科學（PanSci） — 三維堆疊：先進封裝如何讓晶片走進雪山隧道 — 저자: PanSci 편집부. CoWoS / SoIC / TSV 실리콘 관통전극 원리, 타이9선 대 쉐산터널 은유, 3D 패키징 수율과 방열 과제. Content Curation Partner per MOU 2026-05-05↩
12. Digitimes — TSMC CoWoS 產能擴張規劃 — TSMC CoWoS 월 생산능력은 2024년 말 3만 5000장, 2025년 말 7만 5000장, 2028년 목표 15만 장이다. NVIDIA는 2027년까지 생산능력을 확보했으며, 애리조나 웨이퍼는 대만으로 돌아와 패키징된다↩
13. 泛科學（PanSci） — ALD 原子層沉積：50 年的薄膜革命 — 저자: PanSci 편집부. ALD는 1974년 순톨라가 Instrumentarium Oy에서 개발했고, 1977년 기술이 성형되었으며, 1999년 ASM에 매각되었다. ASM 55% 시장점유율, 화학기상증착 이중 전구체 원리. Content Curation Partner per MOU 2026-05-05↩
14. TSMC 官網 — A16 (1.6nm) 製程公告 — 2나노는 처음으로 GAA 나노시트 트랜지스터를 채택했다(FinFET 폐기). A16은 처음으로 후면 전력공급망(Super Power Rail)을 도입하며, 2026년 4분기 양산, 같은 전력 소비에서 N2P보다 10% 빠르고 같은 성능에서 전력 15-20% 절감↩
15. 數位時代 — 台積電 2 奈米正式量產 — TSMC는 2025년 4분기 2나노 양산을 시작했다. 월 생산능력의 구체적 수치는 외부 업계 추산이며, 공식 발표는 아니다↩
16. 科技新報 — 台積電 3 奈米利用率達 100% — TSMC 첨단 공정의 업계 추정 수율은 경쟁사보다 우수하다. 구체적 수율 수치는 제3자 추산이며 공식 공개가 아니다↩
17. 泛科學（PanSci） — 台灣量子科技：從 5 位元到量產時代 — 저자: PanSci 편집부. 중앙연구원은 2024년 1월 5큐비트 양자컴퓨터를 탄생시켰다. 초전도 대 이온트랩 대 위상 세 노선, Google 시커모어 53큐비트가 200초에 1만 년 문제를 푼 사례. Content Curation Partner per MOU 2026-05-05↩
18. iThome — 量子國家隊 5 年 80 億預算 — 2022년 3월 부처 간 양자 국가대표팀이 출범했으며, 5년 예산은 80억 신대만달러, 연구팀은 17개다. 2026년 4월 경제부는 양자산업기술추진사무소를 설립했다↩
19. 中央社 2024/03/06 — 工研院量子控制晶片 — 공업기술연구원은 TSMC 28나노 공정을 활용해 4K(-269°C) 저온 양자 제어 칩을 만들었고, 부피를 40% 줄였으며, 전력 소비는 국제 대기업보다 50% 이상 낮췄다. 개발 경로는 2024년 1큐비트 → 2026-2027년 20큐비트↩
20. TechNews — Google Sycamore 量子霸權 — 2019년 Google의 53큐비트 시커모어 양자컴퓨터는 양자우월성을 달성했고, 전통적 슈퍼컴퓨터가 1만 년 걸리는 계산을 200초에 완료했다↩
21. SemiAnalysis — TSMC Arizona Fab 21 投資規劃 — TSMC 애리조나 Fab 21의 3단계 투자 규모는 1650억 달러다. Phase 1(4nm)은 2025년 양산, Phase 2(3nm/2nm)는 2027년, Phase 3(2nm/A16)은 2030년 전이다. N-2 원칙에 따라 해외는 항상 대만보다 두 세대 뒤처진다↩
22. Digitimes — ESMC Dresden 2027 量產 — TSMC는 ESMC 지분 40%를 보유한다. 독일 드레스덴 28/22/16/12나노 자동차 칩 공장은 2025년 하반기 장비 반입, 2027년 양산, 월 생산능력 약 4만 장↩
23. 天下雜誌 — 台積電水資源消耗 — TSMC 3대 과학단지의 하루 물 소비량은 20만 8000톤을 넘는다. 환경단체들은 2025년 이후 새 공장 가동으로 용수량이 하루 77만 톤까지 늘 것으로 추산한다. TSMC는 물 한 방울을 3.5회 사용하고, 회수율은 87%(신공장 90%), 2024년 신규 절수량은 554만 세제곱미터라고 밝혔다↩